[发明专利]路径延时在线测量电路

说明书

【技术领域】

本发明涉及集成电路技术，特别是涉及一种对超大规模集成电路中部分路径进行路径延迟在线测量的路径延时在线测量电路。

【背景技术】

随着半导体产业生产工艺的不断进步，不断升级的超大规模集成电路展现出更强的功能与更低的成本。但同时，集成电路的性能呈现出越来越显著的不可预测性(即不同时刻、环境下其性能差异相当大)。这是因为生产制程中的偏差、工作时的环境参数变化、以及老化效应等因素对集成电路性能的影响越来越严重。相应地，对于集成电路的时序正确性(大多数情况下是集成电路最重要的性能指标)，通常的测试方案是通过在外部的测试仪上对集成电路运行生产测试程序。但这种测试方法已经越来越难以保证时序正确性。自动测试仪本身不可避免地引入了测量误差，这一误差对于测量越来越精密的集成电路时序性能，表现出越来越严重的干扰。另外，常用的不依赖外部自动测试仪的芯片上的测量电路，无法进行在线测量，而能够进行在线测量的测量电路其测量精度很低。

【发明内容】

基于此，有必要提供一种路径延时在线测量电路，能够实现很高的测量精度且对待测线路干扰较小。该路径延时在线测量电路包括与待测电路相连的测量触发模块，与测量触发模块相连并控制测量触发模块传来的信号选择通过的待测源选择模块，与待测源选择模块相连并对待测源选择模块传来的信号进行延时测量的延时测量模块，与延时测量模块相连并对延时测量模块的延时测量信息进行存储的存储模块，以及控制测量触发模块、待测源选择模块及存储模块运行的控制模块

在优选的实施例中，所述测量触发模块包括将待测电路与待测源选择模块隔绝开来的多个测量触发器。

在优选的实施例中，所述测量触发器包括输入选择器、主锁存器、从锁存器、第一反相器、第二反相器及多路选择器，所述输入选择器的输出端与所述主锁存器的输入端相连，所述主锁存器的输出端与所述从锁存器的输入端相连，所述从锁存器的输入端与所述第一反相器的输入端相连，所述主锁存器及从锁存器的时钟信号端相互连接后与所述第二反相器的输入端相连，所述第一反相器的输出端和所述第二反相器的输出端分别与所述多路选择器的两个输入端相连。

在优选的实施例中，所述待测源选择模块包括产生选择信号的信号选择模块和与信号选择模块相连、根据信号选择模块的选择信号选通相应路径的复用器。

在优选的实施例中，所述信号选择模块包括判断输入信号是否发生逻辑值转变的逻辑值转变探测器和与逻辑值转变探测器相连、对优先级最高的信号进行编码的优先级编码器。

在优选的实施例中，所述延时测量模块包括多级延时测量电路，所述每级延时测量电路具有信号输入端DI，信号输入端CI，延时输出端DO，延时输出端CO和结果输出端Q，多级延时测量电路之间通过使当前级的信号输入端DI连接前级的延时输出端DO，当前级的信号输入端CI连接前级的延时输出端CO形成级联结构，且每级均通过结果输出端Q输出。

在优选的实施例中，所述延时测量电路包括第一缓冲器、第二缓冲器、第三缓冲器、第四缓冲器、D触发器和多路选择器；

所述第一缓冲器、第二缓冲器串联，且所述第一缓冲器的输出端连接第二缓冲器的输入端，所述第一缓冲器的输入端作为延时测量电路的信号输入端DI，所述第一缓冲器的输出端与D触发器的D端相连，所述第二缓冲器的输出端作为延时测量电路的延时输出端DO；

所述第三缓冲器、第四缓冲器相并联，第三缓冲器、第四缓冲器的输入端与D触发器的CK端相连且作为延时测量电路的信号输入端CI，第三缓冲器、第四缓冲器的输出端分别输入多路选择器的两个输入端口，D触发器的Q端与多路选择器的控制端相连，所述多路选择器的输出端作为延时测量电路的延时输出端CO，D触发器的Q端作为延时测量电路的结果输出端Q。

在优选的实施例中，所述存储模块存储的延时测量信息包括测量触发器的编号、测量类型以及延时时间。

在优选的实施例中，所述延时测量模块采用时钟信号、控制信号与同步信号其中之一作为基准。