[发明专利]传输门跟随信号的控制电压

说明书

技术领域

本发明涉及包括第一传输门的第一电子电路，第一传输门具有用于可控地通过单端信号的第一压控开关。本发明还涉及包括具有第一压控开关的第一传输门和具有用于可控地通过差分信号的第二压控开关的第二传输门的第二电子电路。本发明还涉及具有用于多路复用M数量个单端输入信号的M×1多路复用器的第三电子电路，涉及具有用于将单个单端输入信号解复用为M数量个单端输出信号的1×M解复用器的第四电子电路，涉及包括用于将M数量个差分输入信号多路复用为单个差分输出信号的M×1多路复用器的第五电子电路，涉及具有用于将单个差分输入信号解复用为M数量个差分输出信号的1×M解复用器的第六电子电路，涉及具有用于多路复用M数量个单端输入信号的M×N多路复用器的第七电子电路，并涉及具有用于多路复用M数量个差分输入信号的M×N多路复用器的第八电子电路。

背景技术

高性能电流式开关(galvanic switch)使得能够多路复用电信号而不用缓冲。电流式多路复用器本身是双向的且在概念上是简单的。这些特性为通过增加开关的数量扩展端口的数量创造了多个机会，只要开关特性不明显地影响信号的完整性。

多路复用器结构的简单示例是将输入端口选择性地连接至多个输出端口中的特定一个的电路。输入端口经由多个开关元件中的相应一个连接至输出端口中的每一个。在MOS技术(金属-氧化物-硅技术)，开关元件通常用传输门实现。传输门的控制端被驱动至电源电平，使得传输门中特定一个具有低阻抗(传输晶体管接通)，其它传输门具有高阻抗(传输晶体管关断)。这种方案的缺点是导通电阻对电源电压和信号电压电平的依赖性、以及由信号线上的这些开关元件引起的电容性负载。

为了多路复用经由传输线传送的高速通信信号，优选的是，通过多路复用器选择的路径不引起或几乎不引起任何插入损失和反射损失。这要求至信号线的寄生负载电容低，以限制高频下的中断。而且，串联电阻与特性阻抗相比必须低，以减少全频信号衰减和反射。导通电阻越低和电容越低，多路复用器对信号完整性的影响将越少，并且可以应用多路复用器的信号速度越高。对信号完整性较低的影响允许多路复用器中具有更多个多路复用路径和/或允许多个串联多路复用器。因此，非常感兴趣的是具有导通电阻低且负载电容低的高性能开关元件。

在具有多种栅氧化物厚度的CMOS技术中，优选的是使用提供最佳带宽和最佳导通电阻与负载电容之比的平衡的器件。这通常将是具有最小栅长的最薄氧化物晶体管，但不幸的是，这些器件不能承受它们的接线端之间的大电压。

而且，低导通电阻和低电容是相互矛盾的要求，因为前者意味着较大的晶体管宽度，而后者意味着较小的晶体管宽度。

互补传输门不是非常有效，因为PMOS器件比相同尺寸并采用相同偏压的NMOS器件差，并且因此，需要具有较大的宽度和/或更大的偏压来获得类似的导通电阻。因此，除非PMOS器件可以具有实质上比NMOS器件大的偏压，否则增加PMOS器件的尺寸比它帮助减小整体导通电阻更大程度地增加负载电容，并且因此，对性能不利。

作为用NMOS器件和PMOS器件实现的传输门的替换，可以采用仅有NMOS的传输门。然而，对于较高的信号电平，NMOS器件的阻抗将增加。

例如，考虑具有适合1.8V电源电压的薄氧化物器件和适合4V电源电压的较厚氧化物器件的MOS技术。由于不足的栅极驱动，其栅极连接至1.8V电源电压的薄氧化物NMOS器件将不适合在0V和1.8V之间以低串联阻抗通过信号电平。增加栅极电压将在低信号电压的情况给晶体管施加压力，并且因此妥协于寿命和健壮性。

替代地，厚氧化物NMOS器件可以被施加例如4V的高栅极驱动电压。这提供了足够的电压来保持选择路径的晶体管接通。然而，导通电阻将大致随着信号电平变化，并且对于相同的导通电阻，厚氧化物器件在本质上引起较高的信号线电容负载。

发明内容

本发明人已经认识到，导通传输晶体管的阻抗变化的原因在于传输晶体管的随着信号变化的栅极驱动。而且，电容负载主要由接通的晶体管引起，因为其栅极-源极电容和其栅极-漏极电容(都是氧化物电容和重叠电容)连接至固定电压。

因此，本发明人提出，除了别的方面之外，使接通的传输晶体管的栅极处的电压跟随信号变化，可选地偏移电压差，而不是将它直接连接至固定控制电压。