[发明专利]一种示波器高速信号采样系统

说明书

技术领域

本发明涉及一种示波器高速信号采样系统，具体说，是涉及一种采样率达20GSa/s的示波器高速信号采样系统，属于信号测试测量技术领域。 

背景技术

采样速率一直是数字示波器最关键的指标之一。实现高实时采样率也是数字示波器最大的设计难点。实现高采样率的关键在于ADC(ADC为模拟数字转换器Analog to Digital Converter的英文缩写)。传统的ADC大多基于CMOS(CMOS为互补金属氧化物Complementary Metal Oxide Semiconductor的英文缩写，指PMOS管和NMOS管共同构成的互补型MOS集成电路制造工艺)或双极工艺，使得其采样率很难突破3GSa/s。在国外，随着射频高速半导体工艺，如GaAs、pHEMT、SiGe等，在ADC中的逐步使用，使得单片ADC的采样率达到了50GSa/s甚至更高，而新兴的SiGe-BiCMOS工艺则结合了SiGe工艺的高速度和CMOS工艺的高集成度、低成本，逐渐被极高速度的模数混合电路所采用。 

在国内，虽然双极工艺和CMOS工艺已十分成熟，但无法满足高速ADC的需求。而对于射频半导体工艺如pHEMT、SiGe等仅能够被用于射频集成电路中，虽然频率很高但无论是设计能力还是加工能力都无法满足大规模器件如ADC的需求。而限于技术壁垒和政策壁垒，国外的ADC产品又无法进口，因此，对于高达20GSa/s的采样率，直接使用国外的单片ADC或自行设计生产高速ADC都是难以实现的。 

发明内容

针对现有技术存在的上述问题和不足，本发明的目的是提供一种采用传统交替采样的方法，用多片ADC实现单通道的高速采样系统，在交替采样理论基础上，克服直流不一致性、交流不一致性问题，解决相位噪声和相位误 差问题。 

为实现上述目的，本发明采用的技术方案如下： 

一种示波器高速信号采样系统，包括参考信号源、模拟前端、数模转化器、时域均衡器、滤波器和信号链补偿控制器，参考信号源的输出端与模拟前端的输入端相连，模拟前端接收来自参考信号源的校准信号，校准信号经模拟前端后输入四片数模转化器中，数模转化器将信号转换成数字信号后经时域均衡器输入滤波器，滤波器与信号链补偿控制器相连，经信号链补偿后的数字信号送入信号链补偿控制器，信号链补偿控制器的输出端与时域均衡器的输入端相连，信号链补偿控制器将计算后的补偿信号输入时域均衡器和滤波器，信号经滤波器输出至储存与成像单元。 

作为一种优选方案，所述参考信号源、模拟前端、数模转化器、时域均衡器、滤波器以及信号链补偿控制器构成一个闭环回路。 

作为进一步优选方案，所述时域均衡器包括非线性补偿和线性补偿。 

作为进一步优选方案，所述时域均衡器选用现场可编程门阵列。 

作为进一步优选方案，所述滤波器选用x86构架的通用中央处理器。 

与现有技术相比，本发明具有如下有益效果：本发明采用传统的交替采样的方法，用多片ADC实现单通道的高速采样系统，在交替采样理论基础上，克服了直流不一致性、交流不一致性问题，解决了相位噪声和相位误差问题，并运用信号链补偿技术，能够有效完成低成本20GSa/s信号采样。 

附图说明

图1为K路交替方案采样电路框图； 

图2为交替采样2％零点不一致性仿真结果； 

图3为交替采样5％零点不一致性仿真结果； 

图4为交替采样无相位抖动仿真结果； 

图5为交替采样5ps相位抖动仿真结果； 

图6为交替采样5度相位误差仿真结果； 

图7为交替采样10度相位误差仿真结果； 

图8为基于数字信号处理及数字预失真的信号链补偿技术实现框图。 

具体实施方案

下面结合具体实施例和附图对本发明作进一步详细的说明。 

本说明书中公开的所有特征，或公开的所有方法或过程中的步骤，除了相互排斥的特质和/或步骤以外，均可以以任何方案组合，除非特别叙述，均可被其他等效或具有类似目的的替代特征加以替换，即，除非特别叙述，每个特征之一系列等效或类似特征中的一个实施例而已。