[发明专利]晶片级封装的电镀设备和工艺

说明书

相关申请案的交叉参考

本申请案主张2010年12月1日提出申请的题为“用于晶片级封装的电镀设备和工艺(ELECTROPLATING APPARATUS AND PROCESS FOR WAFER LEVEL PACKAGING)”的将Mayer等人列为发明人的先前美国临时申请案第61/418,781号以及2011年6月29日提出申请的题为“具有隔离阴极和再生电离的电沉积(ELECTRODEPOSITION WITH ISOLATED CATHODE AND REGENERATED ELECTOLYTE)”的将Mayer列为发明人的先前美国临时申请案第61/502,590号的权益，前述各申请案以引用方式全文并入且为实现所有目的而并入本文中。

技术领域

本发明涉及用于同时电沉积具有实质上不同标准电沉积电位的两种金属的方法和设备。具体来说，本发明涉及用于针对晶片级封装应用同时电沉积锡和银的方法和设备。

背景技术

电化学沉积工艺在现代集成电路制作中是得到确认的。在21世纪早期从铝金属线转到铜金属线驱动了对更尖端的电沉积工艺和镀敷工具的需要。回应于在装置金属化层中需要越来越小的载流线，展开了大量的改进。这些铜线是通过使用常被称作“镶嵌”加工的方法将金属电镀到极薄、高纵横比的沟槽和通孔中来形成。

电化学沉积现在作好准备来满足对一般被称作晶片级封装(WLP)和穿硅通孔(TSV)电连接技术的尖端的封装和多芯片互连技术的商业需要。这些技术提出了它们自己的非常严峻的挑战。

举例来说，这些技术需要按比大多数镶嵌应用大得多的特征大小尺度来进行电镀。对于各种类型的封装特征(例如，TSV穿芯片连接、再分布布线、扇出布线，或覆晶支柱)来说，在当前技术中，镀敷特征的高度和/或宽度常大于约2微米且通常是5微米到100微米(例如，支柱可以是约50微米)。对于例如功率母线等一些芯片上结构来说，待镀敷的特征可以大于100微米。WLP特征的纵横比通常约1∶1(高度对宽度)或更低，而TSV结构可以具有极高的纵横比(例如，在约10∶1到20∶1附近)。

假定要沉积相对较大量的材料，那么镀敷速度也将WLP和TSV应用与镶嵌应用区分开。对于涉及铜和/或镍沉积的许多WLP应用来说，已按至少约1微米/分钟或更大的速率来填充特征，且按约2.5微米/分钟或更大的速率来镀敷焊料。目前，使用约2.5微米/分钟的铜沉积速率，且使用3微米/分钟到5微米/分钟的焊料镀敷速率。将来，预期这些速率分别增加到高达3.5微米/分钟和6微米/分钟。另外，独立于镀敷速率，必须在晶片上以及在晶片间以整体和局部均一的方式进行镀敷。

此外，WLP特征的电化学沉积可能涉及到镀敷各种金属组合，例如铅、锡、铟、银、镍、金、钯和铜的层状组合或合金。

虽然满足了这些挑战中的每一者，但是WLP电填充工艺必须设法战胜常规上是较少挑战但可能成本较高的抓取和放置(例如，焊料球放置)或网版印刷操作。

发明内容

提供一种用于连续地同时电镀具有实质上不同标准电沉积电位的两种金属(例如，Sn Ag合金的沉积)的设备和方法。所述设备包含：阳极腔室，其用于含有阳极电解液和活性(也被称作“可溶解”)阳极，所述阳极电解液包括第一、次贵金属(例如，锡)的离子但不包括第二、较贵金属(例如，银)的离子，所述活性阳极包括所述第一金属；阴极腔室，其用于含有阴极电解液和衬底，所述阴极电解液包含第一金属(例如，锡)的离子、第二、较贵金属(例如，银)的离子；分离结构，其位于所述阳极腔室与所述阴极腔室之间，其中所述分离结构允许离子电流的流动(离子连通)但实质上防止较贵金属在镀敷期间从阴极电解液转移到阳极电解液；以及流体特征和相关联的控制器，其耦合到所述设备且经配置以执行连续电镀，同时使所述阴极腔室中金属离子、质子、阴离子和大体上任何其它镀敷浴组份(例如，添加剂或络合剂)的浓度在延长的使用周期内保持实质上恒定。具体来说，可维持阴极电解液中第一金属、第二金属和质子的浓度，使得各浓度的波动在至少约0.2浴电荷翻转、至少约0.5浴电荷翻转、至少约2浴电荷翻转或至少约10浴电荷翻转的周期内不大于约20％，例如不大于约10％。