[发明专利]形成Finfet掺杂鳍状物的方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及形成Finfet晶体管中掺杂鳍状物(fin)的方法。

背景技术

场效应晶体管(FET)一直是用来制造专用集成电路芯片、静态随机存储器(SRAM)芯片等产品的主导半导体技术。随着半导体器件的日趋小型化，FET短沟道效应愈发严重，为解决如当FET进入22nm节点后的短沟道效应，进而发展出三维的FET，如Finfet(鳍片式场效应晶体管)。图1a展示出现有Finfet的结构示意图，半导体基底1上形成有绝缘体氧化物3，长而薄的半导体鳍状物3从绝缘体氧化物2中突起，多晶硅栅极5包围鳍状物3的三个侧面，将半导体鳍状物3掺杂，并在鳍状物3的两端生成源/漏极区(未示出)，栅氧化物4将多晶硅或者金属栅极5与半导体鳍状物2隔开，当Finfet工作时，多晶硅或者金属栅极5能够在半导体鳍状物3的三个侧面上感应出导电沟道。Finfet由于其能避免短沟道效应以及工艺简单而被广泛关注。

图1b显示了Finfet制造过程中的结构示意图，在进行Finfet制造中，形成掺杂的半导体鳍状物时，常用的过程如下，提供半导体基底1，如单晶硅基底，并在单晶硅基底1上形成图案化的SiN硬掩膜6，刻蚀单晶硅基底1，形成多个半导体侧壁8，以及相邻两个半导体侧壁8之间的高纵深比的沟槽7，将绝缘氧化物2沉积于沟槽7中，且绝缘氧化物2的高度低于沟槽7的高度，因此，即在绝缘氧化物2上形成了半导体鳍状物3，去除SiN硬掩膜6，对半导体鳍状物3进行离子注入掺杂。然而，当对半导体鳍状物3进行离子注入掺杂时，由于注入离子的随机变化，并且由于半导体鳍状物3的形貌为条状，就会使得半导体鳍状物3的顶部与其侧壁存在掺杂差异，如图1c所示，不均匀的掺杂会导致Finfet整体性能的变差，因此，Finfet鳍状物的掺杂均匀性是现在Finfet制造时亟待解决的问题。

发明内容

本发明提供了一种形成Finfet掺杂鳍状物的方法，解决现有Finfet鳍状物进行离子注入掺杂时，掺杂均匀性差的问题。

本发明采用的技术手段如下：一种形成Finfet掺杂鳍状物的方法，包括：

提供半导体基底，并在所述半导体基底上形成图案化硬掩膜；

刻蚀半导体基底形成多个半导体侧壁，以及相邻两个半导体侧壁之间的沟槽，去除所述图案化硬掩膜；

在所述沟槽内形成绝缘体氧化物，所述绝缘体氧化物高度等于所述沟槽高度；

刻蚀所述半导体侧壁，使所述半导体侧壁高度低于所述绝缘氧化物高度；

在刻蚀后的半导体侧壁顶部外延生长掺杂的半导体鳍状物；

刻蚀所述绝缘体氧化物，使所述绝缘体氧化物顶部端面低于所述半导体鳍状物的顶部端面。

进一步，所述半导体基底材料为单晶硅，所述绝缘体氧化物材料为SiO₂；其中，利用湿法刻蚀所述半导体侧壁，刻蚀剂为NH₃·H₂O或者四甲基氢氧化铵；利用湿法刻蚀所述绝缘体氧化物，刻蚀剂为稀释的HF溶液。

进一步，所述外延生长的所述半导体鳍状物为SiB，SiGe，SiC，SiP，SiAs，SiGeB，SiCB，GaN，InAs，InP之一。

进一步，所述SiGe中Si与Ge的原子比为20∶1至6∶4。

进一步，所述SiB，SiGeB，SiCB中B的浓度为10¹⁴至8×10²¹atoms/cm³。

进一步，所述SiC中Si与C的原子比为100∶1至20∶1。

依据本发明提供的方法，不需要对半导体鳍状物进行离子注入掺杂，而是在半导体基底上直接外延生成掺杂了的鳍状物，因此，如此生成的半导体鳍状物无论其顶部和侧壁都具有均匀的掺杂效果，提高了Finfet的整体性能。

附图说明

图1a为Finfet的结构示意图；

图1b为Finfet制造过程中的结构示意图；

图1c为对Finfet的半导体鳍状物进行离子注入掺杂的示意图；

图2为本发明一种形成Finfet掺杂鳍状物的方法流程图；

图3a～图3d为本发明制作Finfet掺杂鳍状物的流程结构示意图。

具体实施方式

以下结合附图对本发明的原理和特征进行描述，所举实例只用于解释本发明，并非用于限定本发明的范围。

本发明提供了一种形成Finfet掺杂鳍状物的方法，如图2所示，包括如下步骤：