[发明专利]一种高迁移率MOS电容及其制作方法

说明书

技术领域

本发明属于半导体技术领域，具体涉及一种高迁移率MOS电容及其制作方法。

背景技术

自20世纪60年代以来，硅一直是现代电子工业中最重要的半导体材料，主要是由于它形成非常高质量的天然氧化物用于表面钝化。经过40多年的持续等比例缩小发展，经典体硅MOSFET的缩小正接近其物理极限，这就需要新材料和新的器件结构的创新。

高介电常数(k)材料可以对介质物理厚度的限制放宽k/3.9倍，其在硅基集成电路领域的研究已取得了不少的进展，Intel公司已将高k栅介质材料和金属栅应用到了其45 nm节点的CPU制造技术当中，取得了优异的性能。但是其也面临着一些问题，如氧化物与界面的质量比SiO₂差很多，由于库伦散射、声子散射等原因，导致沟道迁移率的下降等。

半导体锗(Ge)的迁移率比硅大的多（电子迁移率约为两倍，空穴迁移率约为4倍），可以缓和MOSFET漏极电流饱和问题，而且与传统的硅基集成电路技术相兼容，所以锗被认为是很有前景的沟道替换材料。但是GeO₂ 质量不高，表面钝化不够充分，所以人们希望能在锗上直接淀积高k材料而不形成中间层。

III-V族半导体材料，如砷化镓(GaAs）、铟镓砷(InGaAs)是继硅之后研究最深入，应用最广泛的半导体材料，其主要特点包括宽禁带、直接带隙和高的电子迁移率（比硅高7-20倍），适于制作高速、高频和大功率的电子器件，也可以制作光电子器件，如发光二极管、可见激光器、红外探测器等。用砷化镓材料制作的晶体管速度快、频率高、功耗低、抗辐射，应用广阔。但是GaAs、InGaAs与其自身氧化物的界面具有很高的界面态密度，从而引起费米能级的钉扎和高的表面复合率，影响了它的进一步应用。

最近，许多高k栅介质被应用到高迁移率金属-氧化物-半导体（MOS）上，例如氧化铝、氧化铪、氧化锆等。他们在减小等效氧化层厚度(EOT)，减小栅泄漏电流，增加空穴迁移率等方面很有潜力。但是，空穴的迁移率和电子的迁移率并没有达到预期的目标，可能主要是因为栅介质和高迁移率衬底表面形成的界面不够完美，栅介质和衬底原子相互扩散或者界面态密度太高造成的，因此在淀积高k栅介质之前需要对这表面进行适当的钝化处理。

另外，发展与现代CMOS工艺相兼容的薄膜制备技术也是微电子研究的热点。其中原子层淀积技术(Atomic Layer Deposition，ALD)是一种可对薄膜厚度进行单原子层级别或者说埃(?)级别控制的化学气相淀积技术。ALD技术从上世纪70年代发展至今已取得很大进展，其已写进了国际半导体技术路线图(ITRS)，作为与微电子工艺兼容的候选技术在微电子领域显示出广阔的应用前景。

ALD技术之所以受到业界青睐，跟它所特有的生长原理和技术特点有关的。ALD淀积虽然是一种化学气相淀积技术，但与传统的化学气相淀积(CVD)技术相比，还是有很大差别的，ALD技术是基于顺次进行的表面饱和化学自限制的生长过程，它将反应气体交替脉冲式的通入到反应腔中。一个ALD反应循环包含4个步骤：(1)第一种反应前体以脉冲的方式进入反应腔并化学吸附在衬底表面；(2)待表面吸附饱和后，用惰性气体将多余的反应前体吹洗出反应腔；(3)接着第二种反应前体以脉冲的方式进入反应腔，并与上一次化学吸附在表面上的前体发生反应；(4)待反应完全后再用惰性气体将多余的反应前体及其副产物吹洗出反应腔。整个ALD生长过程由一个周期的多次循环重复实现。所有的ALD的本质特征就是表面反应达到饱和，使得生长停止，因此薄膜的厚度直接正比于表面反应已完成的次数，即反应循环数，这样可以通过控制淀积的反应循环数，就可以实现对薄膜厚度的精确控制。另外由于其自限的表面反应，可对高宽比很大的表面形成均匀的覆盖。此外通过控制不同源脉冲循环的次数比例也可以控制薄膜中不同物质的含量。

发明内容

本发明的目的在于提供一种能改善高迁移率MOS电容性能的新型MOS结构，并提供其相应的制作方法。

本发明提出的高迁移率MOS电容，由依次排叠的高迁移率衬底(101)、三甲基铝钝化层 (103）、HfO₂栅介质层(104)和电极(105)构成。其制作方法包括以下步骤：

（1）清洗高迁移率衬底；该衬底可以是锗、砷化镓或铟镓砷等：

（2）形成三甲基铝钝化层：将清洗好的衬底放入ALD反应腔进行三甲基铝钝化，温度为150-250 ^oC；