[发明专利]晶圆对位方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种晶圆对位方法。

背景技术

半导体组件的制造过程通常可分为晶圆制程、晶圆测试、封装及最后的测试。晶圆制程是在硅晶圆上制作电子电路组件，制作完成之后，晶圆上形成格状排列的芯片（die）。晶圆测试步骤针对芯片作电性测试，将不合格的芯片淘汰。之后将晶圆切割成若干个芯片。封装是将合格的芯片经过包装等步骤，使芯片成为集成电路。最后要再经过电性测试确保集成电路的质量。

因此，晶圆测试是非常重要且必不可少的一个过程，而在晶圆测试中首先需要准确对位晶圆，然后才可以利用测试模块来测试晶圆。因此对于本领域技术人员而言，如何对位晶圆成为非常重要的问题。

发明内容

有鉴于此，本发明提供一种晶圆对位方法，对晶圆进行对位。

本发明提供以下技术方案：

1、一种晶圆对位方法，其特征在于，所述晶圆对位方法包括以下步骤：

a根据芯片的大小将晶圆划分成多个块；

b初步定位晶圆；

c确定基准块，其中所述基准块为所述多个块中位于晶圆中心的块；

d在低倍显微镜下在基准块中确定低倍图形；

e根据低倍图形来调整晶圆角度从而对位晶圆；

f在高倍显微镜下在基准块中确定高倍图形；

g根据高倍图形来调整晶圆角度从而进一步对位晶圆。

2、如技术方案1所述的晶圆对位方法，其特征在于，步骤b包括以下步骤：

确定晶圆边缘左上角、右上角和右下角三个位置；

根据所述三个位置和缺角来初步定位晶圆。

3、如技术方案1所述的晶圆对位方法，其特征在于，所述低倍图形为轮廓清晰、黑白分明、在芯片的四分之一范围内无相同图形的图形。

4、如技术方案1所述的晶圆对位方法，其特征在于，所述低倍对位图形位于测试引脚定位在晶圆的位置之外的位置。

5、如技术方案1所述的晶圆对位方法，其特征在于，在基准块的上下左右中位置处确定低倍图形。

6、如技术方案1所述的晶圆对位方法，其特征在于，所述高倍对位图形为轮廓清晰、黑白分明、在高倍显微镜显示范围内无相同图形的图形。

7、如技术方案1至6之一所述的晶圆对位方法，其特征在于，步骤e包括以下步骤：

e1移动至目标块之一，所述目标块为以基准块为中心的四个块；

e2在低倍显微镜下确定在目标块中是否存在低倍图形或近似低倍图形，其中近似低倍图形与低倍图形的不同之处不超过5%；

e3如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在低倍图形或近似低倍图形；

e4重复步骤e1至e3，直至测试完所有目标块。

8、如技术方案1至6之一所述的晶圆对位方法，其特征在于，步骤g包括以下步骤：

g1移动至目标块之一，所述目标块为以基准块为中心的四个块；

g2在高倍显微镜下确定在目标块中是否存在高倍图形或近似低倍图形，其中近似高倍图形与高倍图形的不同之处不超过5%；

g3如果有，则不调整晶圆的角度，否则调整晶圆的角度直至确认存在高倍图形或近似高倍图形；

g4重复步骤g1至g3，直至测试完所有目标块。

9、如技术方案1至6之一所述的晶圆对位方法，其特征在于，所述方法还包括定位测试模块的测试引脚。

10、如技术方案9所述的晶圆对位方法，其特征在于，所述方法还包括核对晶圆对位信息，所述晶圆对位信息包括至少一个以下项：晶圆的边缘定位、低倍图形、高倍图形、测试模块的定义、晶圆厚度、扎针深度、块尺寸，其中

核对晶圆对位信息包括根据所述晶圆对位信息再次定位晶圆并返回定位结果。

利用本发明可以较好地定位晶圆。

附图说明

图1为根据本发明的实施例的晶圆对位方法的流程图。

具体实施方式

下面将结合附图详细描述本发明的优选实施例，在附图中相同的参考标号表示相同的元件。

图1为根据本发明的晶圆对位方法的流程图。如图1所示，在步骤100处，根据芯片的大小将晶圆划分成多个块，其中每个块的大小和形状与芯片的大小和形状相同。

在步骤101处，初步定位晶圆。具体而言，首先确定晶圆边缘左上角、右上角和右下角三个位置；然后根据所述三个位置和缺角来初步定位晶圆。

在步骤102处，确定基准块，其中所述基准块为所述多个块中位于晶圆中心的块。