[发明专利]具有低密度奇偶校验码译码能力的存储器控制装置及方法

说明书

技术领域

本发明有关于一种存储器控制装置，尤指一种具有低密度奇偶校验码译码能力的存储器控制装置。

背景技术

在各种需要进行信号传输的应用中，常会采用错误更正码(error correcting code)，以便于信号传输错误时，能让接收端得以更正错误而获得正确的信号。例如，在储存装置中，存储器控制装置会将数据经过错误更正码编码装置(encoder)编码后再写入存储器，待嗣后读取该些数据时，若有错误的情形发生，即可藉由错误更正码译码装置(decoder)修正错误而获得正确的数据。

虽然错误更正码可应用于许多的系统应用中，但是在各种系统应用间仍有些许的差别。例如，在通讯系统中，当通讯信道的状况太差而使错误更正码译码装置无法正确译码时，接收端会要求发送端重新发送同样的正确数据，希望能藉由在另一时间传输及/或配合较强的错误更正码编码，而使接收端获得正确的数据。

然而，在储存装置的应用中，不但信号传输时可能会受到信道效应及噪声的干扰，还可能因为数据衰减(data rot)或噪声等因素而造成储存装置中所储存的数据已经不正确。此外，储存装置中所储存的是经由错误更正码编码装置编码后的数据，因而通讯系统中改用较强的错误更正码将数据重新进行编码后再传输的方式，并无法适用于储存装置的应用。因此，针对储存装置的特性，而采用合适的错误更正码译码机制，实有其必要性。

此外，在储存装置这类大量生产制造的产品中，质量的控管(quality control)常仅能藉由在一批产品中抽验数个样本，而藉由抽验样本的效能来判断这批产品是否合格。尤其当存储器的制程越先进，存储器的存储单元不但体积缩小，并且存储单元所储存的数据也增加，造成存取存储器时产生的错误机率不断升高。因此，存储器控制装置的错误更正码译码能力常是决定储存装置是否合格的重要因素。然而，在储存装置中采用较强的错误更正码译码能力需要较高的运算量及较长的运算时间，高运算量会消耗较多的能源，因而会使储存装置的应用受限。例如，在日常生活中逐渐扮演重要角色的可携式设备，即需要采用能源消耗量较低的储存装置。另一方面，存储器控制装置存取存储器常会搭配直接存储器存取(direct memory access)及/或加倍传输(double pumping)等技术以缩短存储器存取时间，使存取存储器的时间通常已低于错误更正码译码运算的时间。因此，若译码运算的时间无法降低时，将会造成储存装置的数据输出速率降低而影响效能。

发明内容

有鉴于此，如何提升存储器控制装置的错误更正码译码能力以提供正确的数据输出，并且能够适当地维持运算量及数据输出速率，实为业界有待解决的问题。

本说明书提供了一种存储器控制装置，包含有：一存储器存取电路，用以读取一第一码字的硬信息及一第二码字的硬信息；以及一低密度奇偶校验码译码电路，用以依据该第一码字的硬信息进行译码运算，并将依据该第一码字的硬信息所产生的一检测值与一译码指针进行比对；其中，该低密度奇偶校验码译码电路会依据该检测值与该译码指针判断该第一码字的硬信息是否通过该译码指针，若未通过则设置该存储器存取电路读取该第一码字的软信息，并且以该第一码字的软信息进行译码运算。

本说明书另提供了一种存储器控制装置，包含有：一存储器存取电路，用以自一个或多个存储器读取一第一码字及一第二码字，该第一码字及该第二码字分别包含有多个编码位的硬信息；以及一低密度奇偶校验码译码电路，用以依据该第一码字的该多个编码位的硬信息进行译码运算；其中当该低密度奇偶校验码译码电路对该第一码字未能成功译码时，该低密度奇偶校验码译码电路会设置该存储器存取电路读取该第一码字及该第二码字的该多个编码位的软信息，并且会设置该低密度奇偶校验码译码电路以该第一码字及该第二码字的该多个编码位的软信息、或者以该第一码字及该第二码字的该多个编码位的硬信息及软信息进行译码运算。

本说明书另提供了一种存储器控制方法，包含有：读取一第一码字的硬信息及一第二码字的硬信息；依据该第一码字的硬信息进行译码运算；依据该第一码字的硬信息所产生的一检测值，并将该检测值与一译码指针进行比对；以及依据该检测值与该译码指针判断该第一码字的硬信息是否通过该译码指针，若未通过则读取该第一码字的软信息，并且以该第一码字的软信息进行译码运算。