[发明专利]微处理器中的IO接口输出电路

权利要求书

1.一种微处理器中的IO接口输出电路，其特征在于，所述IO接口输出电路包括：

用于将微处理器内核电源VDD转换成不同电压的IO电源OVDD的电平转换电路，其包括均连接内核电源VDD的转换网络和旁路电路；

用于产生并输出偏置信号pbias、偏置信号nbias和旁路使能信号的偏置电路，偏置信号pbias、旁路使能信号分别输出至转换网络和旁路电路，通过改变偏置信号pbias的电压大小使转换网络适用不同电压的IO电源OVDD，并当IO电源OVDD等于内核电源VDD时由旁路使能信号控制旁路电路导通；

用于受偏置信号pbias和偏置信号nbias控制具有不同输出电阻以具有不同的驱动能力的驱动电路，其控制端连接偏置信号pbias和偏置信号nbias。

2.根据权利要求1所述微处理器中的IO接口输出电路，其特征在于，在偏置信号nbias与地之间连接晶体管MN5，晶体管MN5的栅极连接偏置信号nbias，而源极、漏极和衬底相连并接地。

3.根据权利要求1所述微处理器中的IO接口输出电路，其特征在于，在偏置信号pbias与IO电源OVDD之间连接晶体管MP9，晶体管MP9的栅极连接偏置信号pbias，而源极、漏极和衬底相连并连接IO电源OVDD。

4.根据权利要求1所述微处理器中的IO接口输出电路，其特征在于，转换网络包括：

栅极均连接偏置信号pbias的晶体管MP12和晶体管MP13，晶体管MP12的源极和衬底均通过晶体管MP10连接IO电源OVDD，晶体管MP13的源极和衬底均通过晶体管MP11连接IO电源OVDD，晶体管MP10的源极和衬底连接IO电源OVDD、栅极连接晶体管MP11的漏极，晶体管MP11的源极和衬底连接IO电源OVDD、栅极连接MP10的漏极、漏极接MP10的栅极；

栅极均连接内核电源VDD的晶体管MN10和晶体管MN11，晶体管MN10的漏极连接晶体管MP12的漏极、源极通过晶体管MN12接地，晶体管MN11的漏极连接晶体管MP13的漏极、源极通过晶体管MN13接地。

5.根据权利要求4所述微处理器中的IO接口输出电路，其特征在于，旁路电路包括：

栅极均连接内核电源VDD的晶体管MN14和晶体管MN16；

栅极均连接旁路使能信号的晶体管MN15和晶体管MN15；

晶体管MN14的漏极连接晶体管MP12的源极、源极连接晶体管MN15的漏极，而晶体管MN15的源极连接晶体管MN12的漏极；

晶体管MN16的漏极连接晶体管MP13的源极、源极连接晶体管MN17的漏极，而晶体管MN17的源极连接晶体管MN14的漏极。

6.根据权利要求4或5所述微处理器中的IO接口输出电路，其特征在于，驱动电路包括：

栅极分别连接偏置信号pbias和偏置信号nbias的晶体管MP15和晶体管MN18，晶体管MP15的漏极耦接晶体管MN18的源极；

晶体管MP15的源极连接晶体管MP14的漏极，而晶体管MP14的源极和衬底连接IO电源OVDD、栅极连接晶体管MP10的栅极；

晶体管MN18的漏极连接晶体管MN19的源极，而晶体管MN19的栅极连接或非门NOR1的输出端、源极和衬底接地。

7.根据权利要求6所述微处理器中的IO接口输出电路，其特征在于，驱动电路还包括：在晶体管MP15的漏极耦接晶体管MN18的源极之间串接电阻R1和电阻R2，且电阻R1和电阻R2为驱动电路的输出端。