[发明专利]存储器装置的操作方法、读取数字存储器的方法及其应用

说明书

技术领域

本发明是有关于一种闪存，且特别是有关于一种闪存的读取。

背景技术

单位串行及多位串行闪存由于较少的脚位数及简单的接口已经变得普遍。最简单的接口是一位串行外围接口(Serial Peripheral Interface，SPI)。一位串行外围接口通讯协议(protocol)包含使用者送出8位的指令(command)、地址字节(address bytes)、以及选择性的虚拟字节(dummy bytes)给串行外围接口闪存装置，并且串行外围接口闪存装置将回传资料给使用者作为响应。单一的8位指令可识别读取、擦除/程序、或另一个适当的操作。对于要求快速读取效能的高效能系统应用，已经发展出例如双串行外围接口(SPI-Dual)、四串行外围接口(SPI-Quad)、以及四元外围接口(Quad Peripheral Interface，QPI)的多位串行接口。在四串行外围接口中，以一次一位的方式串行地提供8位指令，但是所有的后续字段(例如地址、选择性的虚拟字节、以及资料)是在4位(四)串行基础上完成以改善读取量。在四元外围接口中，所有的字段(例如8位指令、地址、选择性的虚拟字节、以及资料)都是以4位串行完成。以此方式，四元外围接口于两个时钟周期提供8位指令，而四串行外围接口则需要八个时钟周期。相较于串行外围接口及四串行外围接口两种接口，四元外围接口通过减少提供读取指令所需的时钟周期数目达成较佳的读取效能。各种多位串行快闪接口通讯协议说明于例如第7558900号美国专利。

为了要最小化延迟，将针对不同的地址边界使用不同的读取指令，并且这些不同的指令根据地址边界使用不同的虚拟字节数目(可包括模式字节)；参阅图1及图2。例如，在四串行外围接口中，根据1位串行接口(例如通过I/O0)来提供8位指令给闪存装置，但是根据4位(四)接口(例如通过I/O0-I/O3(未绘示))来完成后续的接口操作。指令及地址将提供给串行外围接口闪存装置且在时钟的“上升边缘”予以闩锁，并且串行外围接口闪存在时将在时钟的“下降边缘”提供输出资料。

图1绘示一种称为EBh_SPI(或快速读取四输入/输出(Quad I/O))的四串行外围接口指令，因为其假定字节边界所以不强加地址限制。这指令包括6个虚拟时钟。图2绘示一种称为E7h_SPI(或字组读取四输入/输出)的四串行外围接口指令，其将地址限定为字组边界(A0＝0)。因为地址边界限制载明于指令中，所以这只需要包括4个虚拟字节。因此，相较于EBh_SPI指令，在衡量所减少的延迟后可知E7h_SPI指令提供较高的系统读取效能。

各种操作模式，包括支持多位串行输入及输出的串行外围接口、四串行外围接口、以及充分强化的串行外围接口模式说明于第7558900号美国专利。

然而，某些应用需要更高的系统读取效能。

发明内容

本发明提供一种存储器装置的操作方法，其中存储器装置包括闪存单元阵列，此方法用以提供经由读取指令以提供资料的应用，其中应用具有一地址边界。此包括：接收包括起始地址(start address)的读取指令；针对此应用的地址边界来配置存储器装置；经由读取指令对闪存单元阵列执行一序列的感应操作(sense operations)。此序列的感应操作包括：执行闪存单元阵列的第一感应(sensing)以获得输出的第一资料，第一感应具有此序列的第一位置且发生于第一内部感应时间(sense time)；提供第一资料作为存储器装置的输出；执行闪存单元阵列的第二感应以获得输出的第二资料，第二感应具有此序列的第二位置且发生于第二内部感应时间；以及提供第二资料作为存储器装置的输出。为了改善读取效能，可根据此应用的地址边界与第一感应及第二感应的时间预算(time budgets)来改变第一内部感应时间及第二内部感应时间。