[发明专利]记忆体工艺后段结构的仿真构建方法及仿真构建装置

说明书

技术领域

本发明涉及一种仿真构建方法及仿真构建装置，尤其涉及一种记忆体工艺后段结构的仿真构建方法的仿真构建方法及仿真构建装置。

背景技术

存储器(Memory)是计算机系统中的记忆设备，用来存放程序和数据。计算机中全部信息，包括输入的原始数据、计算机程序、中间运行结果和最终运行结果都保存在存储器中。它根据控制器指定的位置存入和取出信息。有了存储器，计算机才有记忆功能，才能保证正常工作。按用途存储器可分为主存储器(内存)和辅助存储器(外存)，也有分为外部存储器和内部存储器的分类方法。外存通常是磁性介质或光盘等，能长期保存信息。内存指主板上的存储部件，用来存放当前正在执行的数据和程序，但仅用于暂时存放程序和数据，关闭电源或断电，数据会丢失。

在集成电路工艺制作过程中，每一结构的尺寸、材质特性等参数对存储器的各性能均有影响，为在制作存储器前确定最佳的尺寸、材质特性的方案，采用仿真构建装置对存储器进行模拟仿真测试，以在仿真过程中获得较佳的器件参数，以提高器件制作的性能和效率。

图1为现有技术中记忆体工艺后段结构的简要示意图，在记忆体工艺后段的结构中，在半导体衬底10上形成多个栅极，包括控制栅极14、记忆栅极17和逻辑栅极19，通过在逻辑栅极19加载电压，进而控制记忆栅极17中存储电荷或释放电荷，从而完成对存储单元进行编辑和数据存储。该技术中记忆体工艺后段结构包括半导体衬底10，位于半导体衬底10上的第一介质层11和位于第一介质层11之上的第二介质层12，在所述第一介质层11和第二介质层12中还设置有控制栅极14、记忆栅极17以及逻辑栅极19，其中控制栅极14与所述半导体衬底10之间还具有栅极介质层15，所述记忆栅极17与半导体衬底10之间还具有第一绝缘层16，所述记忆栅极17与逻辑栅极19之间还设置有第二绝缘层18。其中介质层15，16和18的介电常数不同于第一介质层11和第二介质层12。而后段仿真建构规则不允许同一水平层出现两种以上介质。而各栅极与其下面的介质所构成的电容已经在其他模型中包含，不需要后段寄生参数再次提取。

其中记忆栅极17和其旁的金属线之间形成寄生电容，以及记忆栅极与逻辑栅极之间的产生的寄生电容，均对存储器产生极大的影响。

在现有技术的构建方法构建的记忆体工艺后段结构中，金属层、栅极等结构形成于介质层中时均是与该层底面重合，即“站立”与前一层之上，故无法构建悬浮于某一层中的仿真结构，即无法仿真逻辑栅极与记忆栅极悬浮于第一介质层和第二介质层中的结构。如图2所示，其为现有技术的构建方法构建的记忆体工艺后段结构的简要示意图。现有技术中的构建方法只能在半导体衬底20上第一介质层21、第二介质层22以及控制栅极24，控制栅极24形成于所述半导体衬底24上，即“站立”于半导体衬底20之上，而无法在构建仿真过程中，构建逻辑栅极与记忆栅极悬浮于第一介质层和第二介质层中的结构，从而仿真过程中无法检测逻辑栅极与记忆栅极之间的电容(PIP，poly-insulator-poly)、记忆栅极与相邻金属层之间的电容(PPS，poly＝poly-silicon)等实际输出参数信息，导致仿真结果不准确。

发明内容

本发明要解决的技术问题是，提供一种存储器结构的仿真构建方法及仿真构建装置，在构建仿真过程中，构建逻辑栅极与记忆栅极悬浮于第一介质层和第二介质层中的结构，以获得更准确的仿真结果。

为解决上述问题，本发明提供一种记忆体工艺后段结构的仿真构建方法，包括以下步骤：

建立基础结构，所述基础结构由下至上依次包括：第一绝缘层、第一介质层、第二介质层和第一金属层，还包括第一栅极，所述第一栅极的底面与所述第一绝缘层的底面重合；

建立仿真结构，将所述基础结构中所述第一介质层划分为第一分介质层和第二分介质层，将所述第二介质层划分为第三分介质层和第四分介质层，并增加第二栅极和第三栅极，所述第二栅极的底面与第二分介质层底面重合，所述第三栅极底面与第四分介质层重合，所述第三栅极位于第二栅极正上方；

设定参数，设定所述仿真结构的参数；

输出仿真结果。

进一步的，所述第一栅极为控制栅极，第二栅极为记忆栅极，第三栅极为逻辑栅极。

进一步的，所述仿真结构的参数包括第一介质层和第二介质层的厚度、介电常数，第一分介质层至第四分介质层的厚度，所述第一栅极、第二栅极和第三栅极的厚度、宽度以及方块电阻值。

本发明还提供一种用于记忆体工艺后段结构的仿真构建装置，包括：