[发明专利]多端口混合基FFT

权利要求书

1.一种用于执行快速傅立叶变换(FFT)的处理器，包括：

至少一个基2蝶形结构；

至少一个基4蝶形结构；

缓冲结构，其用于输入数据流并且存储从所述基2蝶形结构和所述基4蝶形结构输出的数据；

FFT逻辑，其被配置为通过将数据流交替地耦合到所述基2蝶形结构的输入或所述基4蝶形结构的输入，在多级中对所述数据流执行FFT，其中，取决于所选择的输入，所述FFT逻辑能够执行至少两种不同分辨率的快速傅立叶变换；以及

地址生成逻辑，其被配置为通过对顺序计数器的比特进行重新排列，生成在所述多级期间用于所述缓冲结构的缓冲地址，以及

其中，所述缓冲结构是以并行成对配置来构造的，以使得在第一分辨率下对所述基4蝶形结构的寻址可重用于在第二分辨率下对所述基2蝶形结构的寻址。

2.如权利要求1所述的处理器，还包括：

逆FFT(IFFT)逻辑，其被配置为通过将接收数据流交替地耦合到所述基2蝶形结构的输入或所述基4蝶形结构的输入，在多级中对所述接收数据流执行IFFT，其中，取决于所选择的输入，所述IFFT逻辑能够执行至少两种不同分辨率的IFFT。

3.如权利要求1所述的处理器，其中：

所述缓冲结构包括至少第一缓冲和第二缓冲，其中的每个缓冲被安排为并列的N条目区；并且

由N分割的条目被写入相同的可寻址位置的相邻半区。

4.如权利要求3所述的处理器，其中：

每个条目为一字节宽；

每个可寻址位置为两字节宽；并且

由N分割的条目被写入相同的可寻址字中的最高有效字节和最低有效字节。

5.如权利要求4所述的处理器，其中，当使用对应于所述相同的可寻址字的缓冲地址来进行寻址时，将被写入所述相同的可寻址字的字节对同时从所述缓冲结构读出。

6.如权利要求1所述的处理器，其中：

所述FFT逻辑在至少第一级和第二级中执行FFT运算；并且

所述地址生成逻辑通过以下方式来生成所述缓冲地址：以第一方式对所述顺序计数器的比特进行重新排列以在所述第一级中生成由第一量值分割的缓冲地址，并且以第二方式对所述顺序计数器的比特进行重新排列以在所述第二级中生成由第二量值分割的缓冲地址。

7.一种用于无线通信的装置，包括：

至少一个基2蝶形结构；

至少一个基4蝶形结构；

缓冲结构，其用于输入数据流并且存储从所述基2蝶形结构和所述基4蝶形结构输出的数据，其中，所述缓冲结构是以并行成对配置来构造的，以使得在第一分辨率下对所述基4蝶形结构的寻址可重用于在第二分辨率下对所述基2蝶形结构的寻址；

快速傅立叶变换(FFT)逻辑，其被配置为通过将数据流交替地耦合到所述基2蝶形结构的输入或所述基4蝶形结构的输入以在多级中对所述数据流执行FFT的方式来生成发送符号，其中，取决于所选择的输入，所述FFT逻辑能够执行至少两种不同分辨率的快速傅立叶变换；

地址生成逻辑，其被配置为通过对顺序计数器的比特进行重新排列，生成在所述多级期间用于所述缓冲结构的缓冲地址；以及

发射机，其用于发送所述发送符号。

8.如权利要求7所述的装置，还包括：

逆FFT(IFFT)逻辑，其被配置为通过将接收数据流交替地耦合到所述基2蝶形结构的输入或所述基4蝶形结构的输入，在多级中对所述接收数据流执行IFFT，其中，取决于所选择的输入，所述IFFT逻辑能够执行至少两种不同分辨率的IFFT。

9.如权利要求7所述的装置，其中：

所述缓冲结构包括至少第一缓冲和第二缓冲，其中的每个缓冲被安排为并列的N条目区；并且

由N分割的条目被写入相同的可寻址位置的相邻半区。

10.如权利要求9所述的装置，其中：

每个条目为一字节宽；

每个可寻址位置为两字节宽；并且

由N分割的条目被写入相同的可寻址字中的最高有效字节和最低有效字节。

11.如权利要求10所述的装置，其中，当使用对应于所述相同的可寻址字的缓冲地址来进行寻址时，将被写入所述相同的可寻址字的字节对同时从所述缓冲结构读出。