[发明专利]多核异构系统指令存储单元的动态分配方法无效
申请号: | 201110386145.6 | 申请日: | 2012-02-15 |
公开(公告)号: | CN102566973A | 公开(公告)日: | 2012-07-11 |
发明(设计)人: | 胡越黎;黄俊凉;孙斌;周俊;刘廷尧;虞超;王龙杰 | 申请(专利权)人: | 上海大学 |
主分类号: | G06F9/34 | 分类号: | G06F9/34 |
代理公司: | 上海上大专利事务所(普通合伙) 31205 | 代理人: | 何文欣 |
地址: | 200444*** | 国省代码: | 上海;31 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 多核 系统 指令 存储 单元 动态分配 方法 | ||
1.一种多核异构系统指令存储单元的动态分配方法,其特征在于:多核系统中的一个处理器—命名为系统主控处理器,从一个固定地址开始指令寻址,而其他处理器—称为非主控处理器,指令寻址必须加上一个偏移地址,而偏移地址由一个特殊功能寄存器经过某种计算得到,所述特殊功能寄存器的值由系统主控处理器编程写入,其具体步骤:
a.多核异构系统统一编址:以实现系统主控处理器能寻址到包括非主控处理器在内的所有物理空间;
b.在非主控处理器空间定义一个特殊功能寄存器HWSx, 存储软件编程设定的偏移地址;
c.设定一个AHB接口模块,连接非主控处理器与AHB总线,并且根据软件编程设定的偏移值计算实际指令存储单元地址;
d.多核处理器编程,系统主控处理器程序开头为各非主控处理器定义偏移地址;
e.编译程序并按软件编程地址烧录;
f.运行系统。
2.根据权利要求1所述的多核异构系统指令存储单元的动态分配方法,其特征在于所述的步骤a中多核异构系统统一编址方法为:
此多核异构系统是指由一个以ARM9为内核的MV11处理器和多个8位宽的类8051 MCU—MV10组成的系统;系统以AHB总线实现片内互联;32位宽的MV11为系统主控处理器,这个主处理器能访问系统所有物理地址其他;与AHB总线互联的微处理器都作为非主控处理器;非主控处理器在AHB系统上统一编址,非主控处理器内部存储单元都一对一映射到AHB系统上;AHB系统采用32位宽总线,8位宽的MV10特殊功能寄存器映射到AHB系统上占用32位宽的存储单元(高位补0)。
3.根据权利要求1所述的多核异构系统指令存储单元的动态分配方法,其特征在于所述的步骤b中在非主控处理器空间定义一个特殊功能寄存器HWSx方法为:
非主控处理器为8位宽的MV10处理器;MV10处理器 有128个内部寄存器,其中大多数寄存器已经被定义,有特殊意义,称之为特殊功能寄存器;其他没有被定义的特殊功能寄存器预留;现在选取其中一个预留寄存器定义为HWS,位宽7位,默认和复位值为0,最大值127;如果有多个非主控处理器,则在每个非主控处理器定义相同的HWSx,x=1,2,3…;在系统主控处理器编程时候,必须首先对各个非主控处理器的HWSx编程,写入偏移地址。
4.根据权利要求1所述的多核异构系统指令存储单元的动态分配方法,其特征在于所述的步骤c中设置一个AHB接口模块方法为:
多核异构系统以AMBA2.0协议进行片内互联,其中高速系统挂载在AHB总线上;多核异构系统指令存储单元的动态分配方法针对AHB总线上的各个处理器;其中以ARM9为内核的MV11处理器为系统主控处理器,兼容8051 MCU的MV10处理器必须通过AHB总线访问存储单元—指令和数据存储单元;MV11处理器本身就符合AMBA协议规范,不需要另外设计接口模块;MV10处理器和MV11是异构处理器,并不符合AHB协议接口,数据位宽也不相同,所以必须另外设计AHB接口模块;AHB接口模块主要作用为:数据宽度转化,控制信号转化,以及存储单元实际物理地址转化;
存储单元实际物理地址转化:MV10的默认指令寻址起始地址为ADDR1;MV10处理器给出指令地址指针PC,PC指针左移两位,进行字对齐;MV10处理器读取HWS特殊功能寄存器值,左移10位,遵守最小单元1K原则;默认指令寻址起始地址ADDR1加上左移的PC值,再加上左移后的HWS值,就是最终指令寻址的实际物理地址。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于上海大学,未经上海大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110386145.6/1.html,转载请声明来源钻瓜专利网。
- 上一篇:可防止灰尘附着的按键结构
- 下一篇:钐钴毛坯的成型方法