[发明专利]IP核验证系统

说明书

技术领域

本发明涉及集成电路技术领域，具体而言，涉及IP核验证系统，用于集成电路设计中的IP验证。

背景技术

USB(通用串行总线)由于具有传输速度快、支持即插即用和热插拔、供电方式灵活、总线结构简单、使用和扩展灵活等优点，已经成为业界主流的工业接口标准，并在SOC(片上系统)设计中得到了广泛的应用。在典型的应用案例中，USB IP作为SOC中的一个子模块，和其他子模块有复杂的互联、通信关系，同时也受系统主CPU的控制。在这样一个复杂的系统中，如何验证USB IP设计的正确性以及其和SOC系统其他模块协同工作的完整性，对项目成功与否是非常关键的。

USB主控器的真实工作环境需要有硬件和软件协同配合，在传统验证系统下一般不会由CPU核来运行软件产生激励，需要硬件验证人员用Verilog语言来描述软件应该做的工作，产生激励施加给USB主控器，验证其功能。硬件功能验证结束后，软件人员又需要重新用C语言编写测试用例，验证软件的功能。从整个验证过程来看，硬件人员需要描述一套基于Verilog的测试激励模拟软件环境来验证其功能，之后软件人员还要再写一套基于C程序的软件环境来验证其功能，这样造成工作的重叠。同时传统验证系统使用Verilog语言编写测试激励，抽象层次较低，在描述高抽象结构(例如，USB的描述符的数据结构)时显得比较复杂，而使用抽象层次更高的C语言会相对简单。在某些验证系统中，模拟一个SOC的环境，环境中使用真正的基于指令的CPU，在验证USB主控器IP核功能时，需要先将用C语言编写的测试用例通过编译器编译成二进制代码并且加载到系统的内存中。在运行时，CPU先从系统的内存中将二进制代码读出并译码，最后执行，整个过程不仅占用较多的系统资源，而且仿真速度也慢，同时使用C语言编写的测试用例复杂，不易操作。

也有相关技术用硬件仿真IP核部分，系统的其他部分用软件来仿真，即软件部分使用通用计算机运行虚拟系统共环境，以此来加快仿真进程。相比来说其编写的测试激励不能够方便的移植，所以在硬件仿真阶段不能调试SOC系统软件，需要等到FPGA系统设计完成或芯片设计完成后才能进行软件调试，延长了项目开发时间。

因此，需要一种用于集成电路设计的验证技术，能够方便编写测试用例，无需等到FPGA系统设计完成或芯片设计完成就可以进行仿真，减少仿真时间，加快开发速度。

发明内容

基于上述背景技术，本发明的一个目的是提供了一种IP核验证系统，其可以缩短仿真验证时间，且系统集成简单、灵活。

根据本发明的一个方面，提供了一种IP核验证系统，包括：处理器模型，用于在接收到来自仿真工具的使能信号时，运行编写的测试用例并将所述测试用例执行的操作翻译成总线信号，将所述总线信号传输至待验证的IP核；所述待验证的IP核，与所述处理器模型进行通信，接收来自所述处理器模型的所述总线信号并执行所述总线信号对应的操作，将所述待验证的IP核的执行结果与所述测试用例的预期结果进行比较，以确认验证结果。

在上述技术方案中，优选地，所述处理器模型通过AHB Master接口连接至AHB系统总线并通过所述AHB系统总线将所述总线信号传输至所述待验证的IP核。

在上述技术方案中，优选地，所述处理器模型采用类C语言编写而成，所述测试用例采用C语言编写。

在上述技术方案中，优选地，所述类C语言为SystemC语言。

在上述技术方案中，优选地，所述处理器模型还包括应用程序编写接口，供调用以编写所述测试用例。

在上述技术方案中，优选地，所述待验证的IP核为USB主控器，所述USB主控器通过AHB桥连接至AHB系统总线。

在上述技术方案中，优选地，还可以包括：内存模块和内存控制器，所述内存模块连接至所述内存控制器，所述内存控制器连接至所述AHB系统总线；中断控制器，连接至所述AHB系统总线，用于管理中断信号。

在上述技术方案中，优选地，还可以包括：USB物理层模型和USB外设模块，所述USB外设模块连接至所述USB物理层模型，所述USB物理层模型连接至所述USB主控器，以实现USB协议。

在上述技术方案中，优选地，还可以包括：AHB监控器、AXI监控器和USB监控器，所述AHB监控器连接至所述AHB系统总线，所述AXI监控器连接至AXI总线，所述USB监控器设置在所述USB外设模块中，所述AHB监控器、所述AXI监控器和所述USB监控器监测所述USB主控器的工作过程，给出验证报告信息。