[发明专利]传输线结构无效
| 申请号: | 201110384921.9 | 申请日: | 2011-11-28 |
| 公开(公告)号: | CN102856298A | 公开(公告)日: | 2013-01-02 |
| 发明(设计)人: | 杨明宗;李东兴;詹归娣 | 申请(专利权)人: | 联发科技股份有限公司 |
| 主分类号: | H01L23/528 | 分类号: | H01L23/528 |
| 代理公司: | 北京万慧达知识产权代理有限公司 11111 | 代理人: | 于淼;张一军 |
| 地址: | 中国台湾新竹科*** | 国省代码: | 中国台湾;71 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 传输线 结构 | ||
技术领域
本发明有关于一种位于集成电路(integrated circuit,IC)内的传输线,特别是有关于一种低串音(crosstalk)传输线结构。
背景技术
集成电路使用了形成于半导体基底内和/或其上的多种微电子装置,用以执行多种功能。这些电路需要许多的导电路径,以提供微电子装置之间的通信和连接。因此,基底表面上完整的集成电路通常包括由绝缘材料所构成的多个叠加层,每一层内具有导电部分,其称为传输线,用以使这些微电子装置互相连接。
而随着集成电路复杂度的增加以及不断地微缩化,面对电磁干扰(electromagnetic interference,EMI)问题的困难度也随之增加。当电子装置/部件为高速及具有高装置密度时便会产生噪声干扰。而在一个优质的传输线设计中,具备了最小化的信号延迟、失真以及串音干扰(crosstalk noise)。串音主要是由信号传输线之间的电磁耦合所产生的噪声干扰,且会降低信号质量。相邻的信号传输线之间的电耦合(例如,电容耦合及电感耦合)会引发串音。当越来越多的功能整合于半导体基底上时,需要更多的传输线,因此相邻的信号传输线之间的电耦合会变得更大,引发噪声干扰或破坏进入系统内的信号。
因此,有必要寻求一种新的传输线结构,其能够改善上述的问题。
发明内容
由此,本发明的目的为提供改良式的传输线结构,以解决相邻的信号传输线之间的串音的问题。
一种传输线结构的范例实施方式,包括:介电层,设置于基底上;至少一第一信号传输线,埋设于所述介电层内的第一层位;一对接地传输线,埋设于所述介电层内的所述第一层位,且位于所述第一信号传输线的两侧;第一接地层,位于所述介电层内低于所述第一层位的第二层位,且位于所述第一信号传输线以及所述接地传输线的下方;第二接地层,位于所述介电层内高于所述第一层位的第三层位,且位于所述第一信号传输线以及所述接地传输线的上方;第一对介层连接窗,埋设于所述介电层内,且将所述接地传输线电性连接于所述第一接地层;以及第二对介层连接窗,埋设于所述介电层内,且将所述接地传输线电性连接于所述第二接地层。
本发明所公开的传输线结构,通过一对接地传输线、第一接地层及第二接地层、第一对介层连接窗以及第二对介层连接窗的排列布置,可有效抑制相邻的信号传输线之间的串音干扰。
对于已经阅读后续由各附图及内容所显示的较佳实施方式的本领域的技术人员来说,本发明的各目的是明显的。
附图说明
图1A为根据本发明一实施例的用于集成电路的传输线结构的平面示意图;
图1B为沿图1A中1B-1B’线的剖面示意图;
图2为图1A及图1B中第一接地层或第二接地层的平面示意图;
图3为根据本发明另一实施例的用于集成电路的传输线结构的平面示意图;
图4为根据本发明另一实施例的用于集成电路的传输线结构的剖面示意图;
图5为根据本发明又一实施例的用于集成电路的传输线结构的剖面示意图。
具体实施方式
以下说明包含了本发明实施例的制作与目的。然而,可轻易了解以下说明在于阐明本发明实施例的制作与使用,并非用于限定本发明的范围。在附图及内文中,相同或相似的部件使用相同或相似的标号。再者,为了附图的简化与便利性,附图中部件的外形及厚度得以放大。另外,在附图中未示出的部件为本领域中惯用的部件。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联发科技股份有限公司,未经联发科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110384921.9/2.html,转载请声明来源钻瓜专利网。





