[发明专利]一种语音数据流采集系统

说明书

技术领域

    本发明涉及通信数据处理技术，特别涉及一种语音数据流采集系统。

背景技术

 在嵌入式录音系统中，录音板的CPU（中央处理器）需采集TDM（时分复用模式）通道上的语音数据流，并存储到硬盘中。传统的技术为采用CPU的DMA（直接内存访问）通道采集TDM总线上的数据。

DMA是一种不经过CPU而直接从内存存取数据的数据交换模式。DMA模式又可以分为Single-Word DMA（单字节DMA）和Multi-Word DMA（多字节DMA）两种，DMA 传送方式的优先级高于程序中断，DMA请求仅仅使CPU暂停一下，不需要对断点和现场的处理，并且是由DMA控制外设与主存之间的数据传送，无需CPU的干预。DMA只是借用了一点CPU的时间而已。对DMA的请求，由于考虑它得高效性，CPU在每条指令执行的各个阶段之中都可以让给DMA使用，是立即响应。DMA主要由硬件来实现，此时高速外设和内存之间进行数据交换不通过CPU的控制，而是利用系统总线。

DMA方式的缺点会导致CPU在取大量数据时频繁的被DMA请求打断而让出总线控制权处于暂停状态，从而大大降低CPU的工作效率，影响CPU对其他任务的处理，并最终影响后台录音管理系统和录音板之间通信的实时性，使人机交互不及时。

发明内容

本发明的目的是，在CPU取大量数据时，有效实现其工作状态的稳定性，并保证后台录音管理系统和录音板之间通信的实时性，提高人机交互的能力和效果。

为实现上述目的，本发明采取的技术方案是，一种语音数据流采集系统，由CPLD把录音数据的2.048Mbit/s的PCM（脉冲编码调制）串行码流结合调度机主控CPU提供的2M频率工作时钟及8K频率的帧头信号转换为8位并行数据码流，由2M信号和8K信号生成双口RAM芯片的地址信号及写信号，从而可以把串行数据码流转换为并行数据码流存储到64K双口RAM芯片中，且每存储32Kbyte时，由CPLD给CPU一个中断信号，CPU响应中断后去读取双口RAM中的数据，并存储到硬盘中。CPLD产生的中断为了指示CPU读取双口RAM中第1或第2个32K区域，由CPLD产生不同的中断信号分别给CPU的外部中断信号INT0和INT1，CPU响应INT0时读取双口RAM的第1个32K区域，响应INT1时读取双口RAM的第2个32K区域。

按PCM码流的速率可以计算出存储32Kbyte数据所需时间约为160ms,即CPU每隔160ms响应双口RAM中断，并一次性读取32K数据。在CPU读取第1个或第2个32K区域数据时，CPLD继续源源不断的采集PCM数据写入第2个或第1个32K区域，从而实现CPU可连续读取PCM码流的数据。

本发明的优点是，采用CPLD的方式可在存取32K字节内容后才打断CPU的工作，远低于DMA方式的单字节及多字节模式打断CPU工作的频率，从而大大提高了CPU的工作效率。

附图说明

 图1是本发明的系统原理图。

具体实施方式

以下结合附图和实施例对本发明作进一步说明，参见图1，一种语音数据流采集系统，采用CPU+CPLD（复杂可编程逻辑器件）+双口RAM（随机存储器）的形式。由CPLD把录音数据的2.048Mbit/s的PCM（脉冲编码调制）串行码流结合调度机主控CPU提供的2M频率工作时钟及8K频率的帧头信号转换为8位并行数据码流，由2M信号和8K信号生成双口RAM芯片的地址信号及写信号，从而可以把串行数据码流转换为并行数据码流存储到64K双口RAM芯片中，且每存储32Kbyte时，由CPLD给嵌入式录音板CPU一个中断信号，CPU响应中断后去读取双口RAM中的数据，并存储到硬盘中。CPLD产生的中断为了指示CPU读取双口RAM中第1或第2个32K区域，由CPLD产生不同的中断信号分别给CPU的外部中断信号INT0和INT1，CPU响应INT0时读取双口RAM的第1个32K区域，响应INT1时读取双口RAM的第2个32K区域。

按PCM码流的速率可以计算出存储32Kbyte数据所需时间约为160ms,即CPU每隔160ms响应双口RAM中断，并一次性读取32K数据。在CPU读取第1个或第2个32K区域数据时，CPLD继续源源不断的采集PCM数据写入第2个或第1个32K区域，从而实现CPU可连续读取PCM码流的数据。