[发明专利]基于FSM的短距离家居通讯协议的控制系统及控制方法无效
| 申请号: | 201110384522.2 | 申请日: | 2011-11-28 |
| 公开(公告)号: | CN102447599A | 公开(公告)日: | 2012-05-09 |
| 发明(设计)人: | 苏成悦;李文杰;庄伟林;周泰毅;陈旭峰;叶政熙 | 申请(专利权)人: | 广东工业大学 |
| 主分类号: | H04L12/28 | 分类号: | H04L12/28;H04L1/00 |
| 代理公司: | 广州粤高专利商标代理有限公司 44102 | 代理人: | 林丽明 |
| 地址: | 510006 广东省广*** | 国省代码: | 广东;44 |
| 权利要求书: | 查看更多 | 说明书: | 查看更多 |
| 摘要: | |||
| 搜索关键词: | 基于 fsm 短距离 家居 通讯 协议 控制系统 控制 方法 | ||
技术领域
本发明涉及有限状态机技术领域,特别涉及一种基于FSM的短距离家居通讯协议的控制系统及控制方法。
背景技术
随着人们生活水平的迅速提高,家居内用电器节点数量迅速增加,而人们对家居内用电器的智能化控制程度要求也越来越高。然而,由于家居内用电器各控制模块间的通讯没有统一的标准,从而造成家居内用电器各控制模块间的通讯协议多样化、通讯接口程序繁杂等问题。
发明内容
本发明所要解决的技术问题是提供一种基于FSM的短距离家居通讯协议的控制系统及控制方法,本发明结合现代家居内各电器间通讯距离短及一主多从的特点,利用有限状态机的基本思想,从而实现管理各监控模块与主控模块间的通讯的目的。
为解决上述技术问题,本发明采用的技术方案为:一种基于FSM的短距离家居通讯协议的控制系统,包括主机和与主机连接的若干从机;所述主机包括依次连接的发送缓存模块、插入模块、发送寄存器模块与循环冗余校验码产生器模块;所述从机包括依次连接的接收寄存器模块、检测模块、接收缓存模块与循环冗余校验码检测器模块;所述循环冗余校验码产生器模块的信号输出端同时与接收寄存器模块的信号输入端相连接。
优选地,所述主机通过同一数据总线与若干从机连接。
优选地,所述主机还包括FIFO并/串转换模块;所述FIFO并/串转换模块的信号输入端同时与发送寄存器模块的信号输出端相连接;所述FIFO并/串转换模块的信号输出端同时与接收寄存器模块的信号输入端相连接。
优选地,所述从机还包括接收FIFO串/并转换模块,所述接收FIFO串/并转换模块的信号输入端同时与接收缓存模块的信号输出端相连接。
一种基于FSM的短距离家居通讯协议的控制方法,所述主机通过依次连接的发送缓存模块、插入模块、发送寄存器模块与循环冗余校验码产生器模块向从机发起数据帧;所述从机通过接收寄存器模块接收数据,检测模块检测接收到的数据;经检测,若未接收到与自身地址匹配的地址编码,则该从机仍处在接收状态;若所述从机接收到与自身地址匹配的地址编码,则其接收缓存模块开始接收数据帧且传输所述数据帧,待接收完成后,循环冗余校验码检测器模块对该数据帧进行循环冗余校验码检验;若数据出错,则该从机要求主机重发数据,数据正确则对数据进行相应处理。
优选地,所述数据帧的组成包括标志位01111110B、以00000000H为公共地址的公共地址、功能代码、检验位。
优选地,所述主机首先发送数据起始标志;接着发送从机地址和主机的地址;然后发送双机在协议中约定的功能代码;紧接着就是数据部分;最后发送循环冗余校验码检验值。
优选地,所述循环冗余校验码检验采用16位循环冗余校验码进行差错检验;所述差错校验指对整个数据帧的内容作循环冗余校验码循环冗余校验;即对在纠错范围内的错码进行纠正;对在校错范围内的错码进行校验,但不能进行纠正。
优选地,所述主机通过单主单从模式与若干从机进行通讯。
优选地,所述主机通过广播模式与若干从机进行通讯。
本发明相对于现有技术,具有以下有益效果:本发明基于FSM的短距离家居通讯协议的控制系统及控制方法,该通讯协议可以实现家用电器控制模块间的通讯标准的统一,从而安全地实现各家用电器的自动化控制。
附图说明
图1是本发明基于FSM的短距离家居通讯协议的控制系统的系统框图;
图2是本发明基于FSM的短距离家居通讯协议的控制方法的流程图;
图3是本发明基于FSM的短距离家居通讯协议的控制方法的工作原理图。
具体实施方式
下面结合实施例及附图对本发明作进一步详细的描述,但本发明的实施方式不限于此。
如图1所示,一种基于FSM的短距离家居通讯协议的控制系统,包括主机和与主机连接的若干从机。该主机通过同一数据总线1与若干从机连接。
该主机包括依次连接的发送缓存模块17、插入模块16、发送寄存器模块14。该主机还包括FIFO并/串转换模块11、循环冗余校验码产生器模块13;而FIFO并/串转换模块11、循环冗余校验码产生器模块13的信号输入端同时与发送寄存器模块14的信号输出端相连接。在图中,该FIFO并/串转换模块11通过TXD数据包10发送数据,循环冗余校验码产生器模块13通过TXC数据包12发送数据。插入模块16用于插入数据起始标志和目标从机地址及本机地址。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于广东工业大学,未经广东工业大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201110384522.2/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种拟薄水铝石的制备方法
- 下一篇:一种车位信息查询与车位预定互联服务系统





