[发明专利]一种基于GTX的20端口千兆以太网接入系统和方法

说明书

技术领域

本发明涉及网络通信领域，具体讲涉及一种基于GTX的20端口千兆以太网接入系统和方法。

背景技术

现有网络接口中，fpga的GTXE1模块包括接收和发送两条通路，工作在千兆以太网模式下时，其内部实现了8B/10B编解码功能，完成编解码功能的同时还会根据配置实现comma检测的功能，完成comma对齐后会通知用户那些byte为对齐后的数据，并且其PMA、PMD完全满足相关的电器特性指标，当线路数据信号质量出现问题时，还可以通过参数配置收、发端的均衡、预加重指标。

从north bank到south bank的GTXE1坐标可设置为X0Y23到X0Y0；其中坐标为X0Y10、X0Y9、X0Y5和X0Y4的GTXE1为xilinx免费提供的Embedded Tri-Mode Ethernet MAC所对应的GTXE1，若使用此款芯片实现24口千兆以太网的功能，则需要另外开发基于千兆以太网配置的GTXE1的千兆以太网软核，来突破xilinx的4Gbps流量限制。

发明内容

为克服上述缺陷，本发明提供了一种能突破xilinx的4Gbps流量限制的基于GTX的20端口千兆以太网接入系统。

为实现上述目的，本发明提供一种基于GTX的20端口千兆以太网接入系统，其包括：GTXE1单元和与其连接的千兆以太网MAC；其改进之处在于，所述GTXE1单元包括8B/10B编码器、PMD模块和8B/10B解码器；所述千兆以太网MAC包括：MAC TX模块和与其连接的MAC RX模块；所述8B/10B编码器、所述PMD模块和所述8B/10B解码器依次连接。

本发明提供的优选技术方案中，所述接入系统分为Q0、Q1、Q2、Q3、Q4和Q5六组，共24个所述GTXE1单元，；其中，所述Q0至Q2三组共享一个差分参考时钟，其余三组共享另一差分参考时钟。

本发明提供的第二优选技术方案中，所述MAC TX模块向所述GTXE1单元传输8bit数据和控制信号。

本发明提供的第三优选技术方案中，所述MAC RX模块接收来自所述GTXE1单元的8bit数据和控制信号。

本发明提供的第四优选技术方案中，所述PMD模块向所述千兆以太网MAC传输125MHz的时钟信号。

本发明提供的第五优选技术方案中，所述8B/10B解码器接收来自所述PMD模块的数据和时钟信号。

本发明提供的第六优选技术方案中，所述8B/10B解码器接收来自所述PMD模块的时钟信号。

本发明提供的第七优选技术方案中，所述接入系统使用型号为LXT240T的fpga芯片。

与现有技术比，本发明提供的一种基于GTX的20端口千兆以太网接入系统，无需另外开发基于千兆以太网配置的GTXE1的千兆以太网软核，节省了系统成本，突破了xilinx的4Gbps流量限制，实现了完全独立的24个千兆以太网核心的功能，而且每个核心的接口时序完全一致。

附图说明

图1为基于GTX的20端口千兆以太网接入系统的结构示意图。

图2为GTXE1单元的结构示意图。

图3为8B/10B解码接口与MAC软核之间的接口信号和时序。

图4为8B/10B编码接口与MAC软核之间的接口信号和时序。

图5为IDLE发送规则时序图。

图6为发送以太网帧的状态机。

具体实施方式

如图1、2所示，一种基于GTX的20端口千兆以太网接入系统，其包括：GTXE1单元和与其连接的千兆以太网MAC；所述GTXE1单元包括8B/10B编码器、PMD模块和8B/10B解码器；所述千兆以太网MAC包括：MAC TX模块和与其连接的MAC RX模块；所述8B/10B编码器、所述PMD模块和所述8B/10B解码器依次连接。

所述接入系统共有24个所述GTXE1单元，并分为6组(Q0，Q1，Q2，Q3，Q4，Q5)；其中，所述Q0至Q2三组共享一个差分参考时钟，所述Q3至Q5三组共享另一个差分参考时钟。

所述MAC TX模块向所述GTXE1单元传输8bit数据和控制信号。所述MAC RX模块接收来自所述GTXE1单元的8bit数据和控制信号。所述PMD模块向所述千兆以太网MAC传输125MHz的时钟信号。所述8B/10B解码器接收来自所述PMD模块的数据和时钟信号。所述8B/10B解码器接收来自所述PMD模块的时钟信号。所述接入系统使用型号为LXT240T的fpga芯片。