[发明专利]确定热载流子注入应力测试条件的方法

说明书

技术领域

本发明涉及半导体器件测试领域，尤其涉及器件热载流子注入测试方法，可以有效减少测试样品，降低成本。

背景技术

对超大规模集成电路制造产业而言，随着MOSFET(金属氧化物半导体场效应晶体管)装置尺寸的不断减小，半导体制作工艺已经进入深亚微米时代，且向超深亚微米发展，此时，半导体器件可靠性越来越直接影响着制作的IC芯片的性能和使用寿命。但是，由于MOS器件尺寸等比例缩小时，器件工作电压并没有相应等比例减少，所以，相应的器件内部的电场强度随器件尺寸的减小反而增强。因此，在小尺寸器件中，电路的横向尺寸越来越小，导致沟道长度减小，即使是较小的源漏电压也会在漏端附近形成很高的电场强度，由于该横向电场作用，在漏端的强场区，沟道电子获很大的漂移速度和能量，成为热载流子。在深亚微米工艺中，随着MOS器件尺寸的日益缩小，MOS器件的热载流子注入(HCI)效应越来越严重，其引起的器件性能的退化是影响MOS器件可靠性的重要因素之一。因此，HCI测试已成为MOS器件可靠性测试的主要测试项目之一。

由于MOS器件热载流子的注入是按照JEDEC(Joint Electron DeviceEngineering Council)标准，因此MOS器件HCI测试也按照JEDEC标准进行，即将MOS器件处于HCI最严重情况下，加载3个不同的应力电压(stressvoltage)，得到退化曲线，从而根据3个不同应力电压下的退化幅度，依据寿命模型推算其在工作电压或1.1倍工作电压下热载流子测试的寿命。无论对于封装级测试还是硅片级测试，根据JEDEC标准，一种通用的HCI寿命测试条件步骤如下：第一步，选定3个高于工作电压的漏极应力电压Vd stress进行测试；第二步，在每个漏极应力电压Vd stess下找到HCI最严重的情况。通常HCI最严重的情况为衬底电流Isub最大情况下，因此，在每一既定的漏极应力电压Vdstess下，对MOS器件进行衬底电流与栅极电压Isub-Vg扫描，从而找到衬底电流最大值Isubmax，以及Isubmax所对应的Vg电压值。然后，将Isubmax所对应的Vg电压值与既定的漏极应力电压Vd stress组成了该漏极应力电压Vd stress的HCI最坏情况，也就是测试条件，并可制得漏极应力电压Vd stress下的退化曲线；第三步，根据3个漏极应力电压Vd stress下的退化幅度，依据寿命模型推算其在工作电压或1.1倍工作电压下热载流子测试的寿命。根据JEDEC标准，在漏极应力电压Vd stress下进行Isub-Vg曲线扫描是破坏性的，扫描后的MOS器件已受到HCI损伤，性能已退化，不能再用于随后的HCI应力测试，因此，对于HCI应力测试来说，不仅需要准备应力测试的样品，同时需要准备用于确定测试条件的样品，增加了测试成本。

为了解决上述问题，在进行HCI测试条件的准备时，需要寻求解决办法消除来自于漏极应力电压Vd stress下进行Isub-Vg曲线扫描对MOS器件的破坏，但在实际的实施过程中仍然存在相当大的壁垒，亟待引进能有效改善上述缺陷的新方法，以解决HCI测试方法在半导体器件测试领域使用时面临的需要增加样品最主要的问题。

发明内容

本发明所要解决的技术问题是提供一种确定热载流子注入应力测试条件的方法，以解决通用HCI测试方法中需要准备提供额外的样品用于HCI测试条件，从而进一步减少了测试成本。

为解决上述问题，本发明提出的确定热载流子注入应力测试条件的方法，其中MOS器件热载流子的注入基于JEDEC标准，该方法包括如下步骤：

步骤1：选择一MOS器件，对所述器件MOS进行热载流子注入实验，在至少3个以上不同漏极电压Vd下分别测量所述MOS器件的衬底电流与栅极电压Isub-Vg曲线，所述漏极电压Vd均小于等于MOS器件的工作电压；

步骤2：对于各个漏极电压Vd所对应的衬底电流与栅极电压Isub-Vg曲线，分别找出衬底电流最大值Isubmax，并读取衬底电流最大值Isubmax所对应的栅极电压Vg值；

步骤3：根据步骤2得到的不同漏极电压Vd下衬底电流最大值Isubmax所对应的栅极电压Vg值，制作出栅极电压与漏极电压Vg-Vd关系图；

步骤4：将步骤3得到的栅极电压与漏极电压Vg-Vd关系图用线性函数拟合，得到拟合公式，

y＝Ax+B

其中，x为漏极电压Vd值，y代表拟合得出的所测试的MOS器件的Vg电压值，A、B为常数；