[发明专利]读取时序产生电路

说明书

技术领域

本发明涉及存储器电路设计领域，更具体地说，涉及一种读取时序产生电路。

背景技术

随着可携式个人设备的流行，对存储器的需求进一步的增加，对存储器技术的研究成为了信息技术研究的重要方向。

读取时序电路在存储器设计中有着广泛的应用，读取时序电路是将多位地址信号的输入信息产生与读取时序相关的控制信号，例如ATD(Address Transition Detection，地址变化检测信号)、SAPC(Sense Amplification Pre-charge Control，预充电控制脉冲信号)、SOLAT(Sense Out LATch，输出数据锁存脉冲控制信号)和SEN(Sense Enable，输出读取周期使能信号)等等。

传统的读取时序电路中，前级时序信号的产生单元是并行结构的，如图1所示，读取时序电路的前级时序信号产生单元包括地址变化监测单元10、ATD时序产生单元20和ATD判定单元30，其中，每一位地址信号都对应一级结构，独立执行触发、ATD控制时序输出及ATD判定的过程，即，每一位地址信号并行接入地址变化监测单元10中，地址变化监测单元10的输出并行接入ATD时序产生单元20，ATD时序产生单元20的输出并行接入到ATD判定单元30。

然而，上述读取时序电路的问题在于，存储器的容量不断增大，地址位数不断增加，若继续采用这种并行结构，由于每一位地址信号都对应一级结构，会使时序电路的整体的动态功耗显著增加。

发明内容

本发明实施例提供一种读取时序产生电路，减小了电路的动态功耗。

为实现上述目的，本发明实施例提供了如下技术方案：

一种读取时序产生电路，包括：地址变化监测单元、地址触发判定单元、ATD时序产生单元及后级时序产生单元；

所述地址变化监测单元的输入端并行接多位地址，用于输出一组相应的响应脉冲；

所述地址触发判定单元的输入端并行接地址变化监测单元的输出端，用于产生单个的触发判定信号；

所述ATD时序产生单元的输入端接所述触发判定信号，用于产生地址变化检测信号；

所述地址变化检测信号接入到后级时序产生单元的输入端，后级时序产生单元用于产生后续的控制信号。

可选地，所述后级时序产生单元包括：读取预充电单元、灵敏放大延时单元、数据锁存延时单元和数据输出并行延时单元，所述后续的控制信号包括预充电控制脉冲信号、数据锁存脉冲控制信号和读取周期使能信号；

其中，所述读取预充电单元的输入端接所述地址变化检测信号，用于产生预充电控制脉冲信号；

所述灵敏放大延时单元的输入端接所述预充电控制脉冲信号，灵敏放大延时单元的输出端接所述数据锁存延时单元的输入端，所述数据锁存延时单元用于产生数据锁存脉冲控制信号；

所述数据输出并行延时单元的一个输入端接所述数据锁存脉冲控制信号，另一个输入端接预充电控制脉冲信号，用于产生读取周期使能信号。

可选地，所述地址变化监测单元包括多条地址变化监测支路，每条地址变化监测支路包括第一非门、第二非门和第一同或门；

对于各条地址变化监测支路，第一非门的输入接一位地址，第一非门的输出端经过第二非门连接第一同或门的一个输入端，第一同或门的另一个输入端接所述地址，所述第一同或门的输出端输出与所述地址相应的响应脉冲。

可选地，所述地址触发判定单元包括第一与门，所述第一与门的输入端接所述地址变化监测单元的输出端，所述第一与门的输出端输出单个的触发判定信号。

可选地，所述ATD时序产生单元包括第三非门、第一电容和第二与门；

所述第三非门的输入端接所述触发判定信号，所述第三非门的输出端分别连接第一电容和第二与门的一个输入端，所述第二与门的另一个输入端接所述触发判定信号，所述第二与门的输出端输出地址变化检测信号。

可选地，所述读取预充电单元包括第四非门、第二电容和第三与门；

所述第四非门的输入端接所述地址变化检测信号，所述第四非门的输出端分别连接第二电容和第三与门的一个输入端，所述第三与门的另一个输入端接所述地址变化检测信号，所述第三与门的输出端输出预充电控制脉冲信号。

可选地，所述灵敏放大延时单元包括第五非门、第六非门、第三电容和第一或门；

所述第五非门的输入端接所述预充电控制脉冲信号，所述第五非门的输出端经过第六非门分别接第三电容和第一或门的一个输入端，第一或门的另一个输入端接第五非门的输出端。