[发明专利]SiC肖特基二极管及其制作方法

说明书

技术领域

本发明涉及半导体器件技术领域，特别涉及一种具有浮空金属环辅助结终端延伸结构的SiC肖特基二极管及其制作方法。

背景技术

以碳化硅(SiC)、氮化镓(GaN)等为代表的第三代半导体材料，具有较宽的禁带宽度，高的击穿电场、高的热导率、高的电子饱和速率等优点。利用SiC材料制备的电力电子器件具有更高的耐压容量、电流密度和工作频率，可在高频、高温环境中工作，能够减小或省去冷却装置、精简系统结构，可靠性高，适合苛刻的工作环境等等。因此，基于SiC材料的新一代宽禁带半导体的电力电子器件已成为电力电子技术最为重要的发展方向，具有非常广泛的军用和民用前景。

在这些电力电子系统中，电力电子器件的特性对系统性能的实现和改善起着至关重要的作用。由于器件的击穿电压在很大程度上取决于结曲率引起的边缘强电场，因此为了获得良好阻断能力的电力电子器件，降低结边缘电场，提高器件的实际击穿电场，各种结终端技术在电力电子器件中得到了广泛的应用。主要包括场板(FP)、场限环(FLR)、结终端延伸(JTE)等结构。

其中，结终端延伸结构在SiC电力电子器件的制备中具有非常广泛的应用，主要包括单区结终端延伸和多区结终端延伸等结构。在单区结终端延伸的应用中，器件的击穿电压对JTE区的载流子浓度非常敏感，即JTE区域的浓度对器件的阻断能力具有重要影响作用。已有研究表明，对于某一掺杂浓度的SiC漂移区，存在一个优值的JTE区域浓度。在低于优值JTE浓度范围内，随着JTE浓度的下降，器件的击穿电压会逐渐下降；而在高于优值JTE浓度范围内，器件的击穿电压会随JTE浓度的增加而快速下降。在SiC电力电子器件的制备中，一般使用N^-型层为漂移层，通过Al离子注入的方式形成P-型SiC作为JTE区域。在制备具有JTE终端的SiC电力电子器件时，考虑到SiC中Al离子的不完全离化现象、注入的Al离子的扩散现象、及掺杂的不均匀性等因素，JTE的有效浓度通常会低于JTE的优值浓度，这就会降低器件的击穿电压。有研究人员提出了P+场限环辅助P--JTE的方法来降低器件的击穿电压对JTE浓度的敏感性，该方法虽然有利于提高器件的击穿电压，但在制备SiC肖特基二极管时，为了获得P+场限环，需要在工艺中增加一次高剂量Al离子的注入工艺，这增加了工艺的复杂度和成本。另外，通过多区结终端延伸技术可以降低器件击穿电压对JTE浓度的敏感性，但在器件制备过程中，同样需要两次及以上的不同剂量的Al离子注入来形成多个结终端延伸区域，这也增加了工艺的复杂度。

发明内容

本发明所要解决的技术问题是提供一种在使单区JTE的有效浓度低于优值浓度时，降低器件的击穿电压对JTE浓度的敏感程度的具有浮空金属环辅助结终端延伸结构的SiC肖特基二极管及其制作方法。

为解决上述技术问题，本发明提供了一种SiC肖特基二极管，包括N⁺-SiC衬底和N^--SiC外延层，所述N⁺-SiC衬底背面设有N型欧姆接触，所述N^--SiC外延层有肖特基接触；所述肖特基接触的边缘处设有一个P^--SiC区域环，作为该二极管器件的结终端延伸结构；在所述P^--SiC的JTE区域环上设有n个肖特基金属环，n≥2；各肖特基金属环间设有SiO₂钝化层。

本发明还提供一种SiC肖特基二极管的制作方法，包括如下步骤：

在N⁺-SiC衬底上生长N^--SiC外延层；

在N^--SiC外延层上制备P^--SiC JTE区；

形成N⁺-SiC的欧姆接触；

通过PECVD的方法，在已制备P^--SiC JTE区的N^--SiC外延层上淀积钝化层SiO₂；

在SiO₂上旋涂光刻胶后，通过光刻形成肖特基接触和浮空金属环图案，腐蚀SiO₂开孔后，再采用电子束沉积生长Ni金属，从而在N^--SiC和P^--SiC上同时分别形成肖特基接触和浮空金属环；

利用PECVD的方法，对二极管表面进行钝化层的加厚，通过光刻、腐蚀SiO₂开孔，加厚肖特基电极。

本发明具有以下有益效果：