[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。

背景技术

随着半导体技术的持续发展，器件的关键尺寸不断降低。在此趋势下，提出了鳍片式半导体器件，诸如鳍片式晶体管(FinFET)。现今，鳍片式半导体器件广泛用在存储器和逻辑器件领域中。

而随着鳍片式半导体器件技术的不断发展，工艺过程越来越复杂。因此，JFET或MESFET日渐成为对于MOSFET替代选择，因为其制备工艺相对MOSFET简单。

因此，存在对鳍片式JFET或MESFET及其制造方法的需求。针对此，发明人提出了新颖的富有创造性的半导体器件及其制造方法。

发明内容

本发明的发明人注意到，如果可以提高器件中载流子的迁移率，则可以降低对鳍片尺寸的日益紧张的要求。

本发明的目的之一在于：至少减轻或解决上述的一个或更多个问题。

本发明一个实施例的目的在于：提高鳍片式半导体器件中载流子的迁移率，从而降低对器件尺寸的要求。

根据本发明一个方面，提供了一种鳍片式半导体器件，包括：在衬底上形成的鳍片，所述鳍片具有由半导体材料形成的半导体层；以及在衬底上形成的围绕所述鳍片的绝缘材料层，所述绝缘材料层的厚度小于所述半导体层的高度；其中，所述半导体层具有：源区部分和漏区部分；在源区部分和漏区部分之间的第一区域、第二区域和第三区域，并且所述第一区域至少形成在所述鳍片的未被所述绝缘材料层覆盖的部分中的半导体层的露出表面中；所述第二区域为所述半导体层在所述源区部分和漏区部分之间的部分中除所述第一区域以外的部分，所述第二区域具有第一导电类型；所述第三区域至少形成在所述第一区域的露出的表面中，并具有第一导电类型，而所述第一区域中除所述第三区域以外的部分被形成为沟道区；所述沟道区与所述源区部分和漏区部分邻接，且所述沟道区与所述源区部分和漏区部分具有与所述第一导电类型相反的第二导电类型，并且所述沟道区将所述第二区域与所述第三区域分隔开，并且所述第二区域和所述第三区域分别用作对所述沟道区进行控制的第一沟道控制区和第二沟道控制区。

优选地，所述半导体器件进一步包括：用于鳍片的栅极，所述栅极从所述第二沟道控制区的外侧与所述第二沟道控制区邻接，所述栅极形成在所述绝缘材料层之上。

优选地，所述第二区域具有下端部分和从所述下端部分向上突出的上端部分，并且所述下端部分基本在所述绝缘材料层的上表面之下。

优选地，所述第一区域形成在所述第二区域的下端部分的上方，并且至少与所述上端部分的沿着所述沟道区的沟道方向的两个侧面和所述下端部分的上表面邻接。

优选地，所述沟道区形成在所述第二区域的下端部分上方，并且至少与所述上端部分的沿着所述沟道区的沟道方向的两个侧面和所述下端部分的上表面邻接。

优选地，所述第三区域至少与所述沟道区的沿着沟道方向的两个侧面邻接。

优选地，所述第一沟道控制区和所述第二沟道控制区能够用于对所述沟道区提供反向偏置。

优选地，所述鳍片还包括在所述半导体层上的硬掩模。

优选地，所述绝缘材料层的厚度T对所述半导体层的高度Hsemi与所述厚度的差的比值T/(Hsemi-T)为3～5。

优选地，所述第二沟道控制区的下端向下延伸越过所述绝缘材料层的上表面。

优选地，所述第一沟道控制区具有倒T形形状，并且所述沟道区具有形或形形状，或者，所述沟道区具有“几”字形或Ω形形状。

优选地，所述衬底中还形成有与所述第一沟道控制区邻接的具有与所述沟道区相反的导电类型的区域，以向第一沟道控制区提供电源。

优选地，所述半导体器件还包括从所述源区部分和漏区部分外延生长的半导体材料部分，所述源区部分和漏区部分以及分别从其外延生长的半导体材料部分共同构成源区和漏区。

优选地，所述半导体器件还包括：栅极间隔物，其位于栅极的与源区部分和漏区部分相邻的两侧。

优选地，所述半导体器件包括两个或更多个所述鳍片，所述两个或更多个所述鳍片包括第一鳍片和第二鳍片，所述第一鳍片所包括的沟道区的导电类型与所述第二鳍片所包括的沟道区的导电类型相同或相反。