[发明专利]半导体器件及其制造方法

说明书

技术领域

本发明涉及半导体技术领域，尤其涉及半导体器件及其制造方法。

背景技术

随着半导体技术的持续发展，器件的关键尺寸不断降低。在此趋势下，提出了鳍片式半导体器件，诸如鳍片式晶体管(FinFET)。现今，鳍片式半导体器件广泛用在存储器和逻辑器件领域中。

而随着鳍片式半导体器件技术的不断发展，工艺过程越来越复杂。因此，结型场效应器件(例如，JFET)日渐成为对于MOSFET的替代选择，因为其制备工艺相对MOSFET简单。

因此，存在对鳍片式结型场效应器件及其制造方法的需求。针对此，发明人提出了新颖的富有创造性的半导体器件及其制造方法。

发明内容

根据本发明一个方面，提供了一种半导体器件，包括：在衬底上形成的一个或更多个鳍片，所述鳍片具有由半导体材料形成的第一半导体层，并且所述第一半导体层具有：源区部分和漏区部分；在源区部分和漏区部分之间的沟道区，所述沟道区具有第一导电类型；以及沟道控制区，其与沟道区邻接以用于控制沟道区，所述沟道控制区至少形成在所述第一半导体层的沿着所述沟道区的沟道方向的两个侧面的部分表面中，并且与所述沟道区的沿着所述沟道方向的两个侧面的至少部分表面邻接，所述沟道控制区具有与所述第一导电类型相反的第二导电类型；以及栅极，其从所述沟道控制区的外侧与所述沟道控制区邻接。

优选地，所述沟道控制区还包括形成在所述沟道区上方的与所述沟道区邻接的部分。

优选地，所述鳍片还包括在所述第一半导体层上的硬掩模。

优选地，所述半导体器件还包括在衬底上的围绕所述鳍片的绝缘材料层。优选地，所述绝缘材料层的厚度小于所述第一半导体层的高度。优选地，所述沟道控制区至少形成在所述第一半导体层的所述两个侧面的未被所述绝缘材料覆盖的表面中；并且所述栅极被形成在所述绝缘材料层之上。

优选地，所述沟道区具有下端部分以及从所述下端部分向上突出的上端部分，所述下端部分基本在所述绝缘材料层的上表面之下。优选地，所述沟道控制区形成在所述下端部分上方，并且至少在所述上端部分的沿着所述沟道方向的两个侧面与所述上端部分邻接。

优选地，所述沟道可以具有倒T形形状。

优选地，所述栅极可以由掺杂的多晶硅或掺杂的非晶硅形成。

优选地，所述栅极可以由金属材料形成。

优选地，所述衬底还包括在所述鳍片下的与所述鳍片邻接的绝缘层。

优选地，所述衬底还包括在鳍片下的与所述鳍片邻接的第二半导体层，并且其中所述第二半导体层形成有用于第二沟道控制区以提供反向偏置，所述第二沟道控制区具有与所述沟道区相反的导电类型。

优选地，所述半导体器件还包括：栅极间隔物，其位于栅极的与源区部分和漏区部分相邻的两侧。

优选地，所述源区部分和漏区部分具有与所述沟道区相同的导电类型。

优选地，所述一个或多个鳍片包括第一鳍片和第二鳍片，所述第一鳍片所包括的沟道区的导电类型与所述第二鳍片所包括的沟道区的导电类型相同或相反。

根据本发明另一方面，提供了一种制造半导体器件的方法，包括：提供衬底，在所述衬底的表面上形成有一个或更多个鳍片，所述鳍片具有由具有第一导电类型的半导体材料形成的第一半导体层；形成用于所述鳍片的伪栅以包覆所述鳍片的与待形成的沟道区对应的部分；在衬底上形成第一绝缘材料层以至少覆盖所述鳍片的露出部分并露出伪栅的顶部表面；去除所述伪栅，以露出所述第一半导体层的被伪栅所包覆的部分；以及对所述第一半导体层的露出的所述部分引入能够赋予第二导电类型的掺杂剂，以使得在所述第一半导体层中形成沟道区以及用于控制所述沟道区的沟道控制区，其中所述沟道区具有第一导电类型，所述沟道控制区至少形成在所述第一半导体层的沿着所述沟道区的沟道方向的两个侧面的露出部分的表面中，并且与所述沟道区的沿着所述沟道方向的两个侧面的至少部分表面邻接，并且所述沟道控制区具有与所述第一导电类型相反的第二导电类型。

优选地，所述沟道控制区还包括形成在所述沟道区上方的与所述沟道区邻接的部分。

优选地，所述鳍片还包括在所述第一半导体层上的硬掩模。

优选地，所述方法还包括：在引入掺杂剂之后，形成用于所述鳍片的栅极，所述栅极从所述沟道控制区的外侧与所述沟道控制区邻接。

优选地，所述方法还包括：在引入掺杂剂之后且在形成栅极之前，去除所述第一绝缘材料层。

优选地，还包括：在形成所述栅极之后，形成用于该栅极的间隔物。