[发明专利]具有金属栅电极的半导体器件的制造方法

说明书

技术领域

本发明涉及一种半导体器件的制造方法，特别是涉及一种具有金属栅电极的半导体器件的制造方法。

背景技术

为了降低半导体器件的功耗，一直以来广泛采用了CMOS(Complementary Metal Oxide Semiconductor，互补金属氧化物半导体)集成电路。所述CMOS集成电路包含N沟道金属氧化物半导体场效应晶体管以及P沟道金属氧化物半导体场效应晶体管。

随着所述半导体器件的集成度的增加，所述N沟道金属氧化物半导体场效应晶体管以及所述P沟道金属氧化物半导体场效应晶体管的沟道长度逐渐减小。即，随着所述半导体器件的进一步的高集成化，所述金属氧化物半导体场效应晶体管的栅电极宽度具有逐渐减小的倾向。在这种情况下，由于所述栅电极的电阻增大而可能导致所述半导体器件的性能下降。

最近，提出了为了减小所述栅电极的电阻而由金属层形成所述栅电极的方法。但是，在由金属层形成所述栅电极的情况下，可能难以使用光刻工艺来对所述金属层进行图案化。因此，为了不使用光刻工艺而形成所述金属栅电极，可以采用金属镶嵌技术。另外，所述N沟道金属氧化物半导体场效应晶体管的金属栅电极可以由具有与所述P沟道金属氧化物半导体场效应晶体管的金属栅电极不同的功函数的金属层来形成。这是为了使所述N沟道金属氧化物半导体场效应晶体管以及所述P沟道金属氧化物半导体场效应晶体管的门限电压特性为最佳。

为了满足所述的要求条件，需要在具有N沟道金属氧化物半导体场效应晶体管区域以及P沟道金属氧化物半导体场效应晶体管区域的衬底的整个表面上形成金属层、以及选择性地刻蚀所述N沟道金属氧化物半导体场效应晶体管区域(或者所述P沟道金属氧化物半导体场效应晶体管区域)内的金属层。为了选择性地刻蚀所述金属层的一部分，能够将光致抗蚀剂图案用作刻蚀掩模。为了形成所述光致抗蚀剂图案，需要进行将光致抗蚀剂层的一部分选择性地暴露在特定光中的曝光工艺以及选择性地去除所述光致抗蚀剂层的被曝光部分的显影工艺。在所述被曝光的光致抗蚀剂层存在于又窄又深的槽内的情况下，可能难以选择性地完全去除所述被曝光的光致抗蚀剂层。其结果，可能限制所述CMOS集成电路的特性最佳化以及所述半导体器件的成品率的改善。

发明内容

本发明要解决的课题在于，提供一种不降低成品率就能够使具有金属栅电极的CMOS集成电路的特性最佳化的半导体器件的制造方法。

本发明的一个实施例提供一种具有金属栅电极的半导体器件的制造方法。所述方法包括制备具有第一区域和第二区域的半导体衬底的工序、以及在所述半导体衬底上形成绝缘层的工序。所述绝缘层形成为包含具有分别设置在所述第一和第二区域内的第一槽和第二槽的层间绝缘层以及至少覆盖所述第一和第二槽的底面的栅绝缘层。在具有所述绝缘层的衬底的整个表面上形成层叠金属层，在所述层叠金属层上形成具有非感光性的平坦化层。所述平坦化层形成为填充所述第一和第二槽。使用干法刻蚀工艺来选择性地去除所述第一区域内的平坦化层，以暴露所述第一区域内的层叠金属层并形成覆盖所述第二区域内的层叠金属层的平坦化层图案。

在一些实施例中，所述第一区域可以包含N沟道金属氧化物半导体场效应晶体管区域，所述第二区域可以包含P沟道金属氧化物半导体场效应晶体管区域。

在其它实施例中，形成所述绝缘层的工序可以包括：在具有所述第一和第二区域的所述半导体衬底上依次形成栅绝缘层和伪导电层；对所述伪导电层和所述栅绝缘层进行图案化，形成依次层叠在所述第一区域内的第一栅绝缘层和第一伪栅电极、以及依次层叠在所述第二区域内的第二栅绝缘层和第二伪栅电极；在具有所述第一和第二伪栅电极的衬底的整个表面上形成层间绝缘层；平坦化所述层间绝缘层来暴露所述第一和第二伪栅电极；以及通过去除所述暴露的第一和第二伪栅电极来形成分别暴露所述第一和第二栅绝缘层的第一和第二槽。

在另外其它实施例中，形成所述绝缘层的工序可以包括：在具有所述第一和第二区域的所述半导体衬底上形成伪材料层；对所述伪材料层进行图案化来在所述第一和第二区域内分别形成第一伪栅电极图案和第二伪栅电极图案；在具有所述第一以及第二伪栅电极图案的衬底上形成层间绝缘层；平坦化所述层间绝缘层来暴露所述第一以及第二伪栅电极图案；去除所述暴露的第一和第二伪栅电极图案来在所述第一和第二区域内分别形成第一和第二槽；以及在具有所述第一和第二槽的衬底的整个表面上形成共形(conformal)栅绝缘层。在这种情况下，所述层叠金属层可以形成在所述栅绝缘层上。