[发明专利]一种实现BiCMOS器件中扩展基区结构的方法

说明书

技术领域

本发明属于半导体集成电路制造领域，具体涉及一种BiCMOS(双极性晶体管-互补型金属氧化场效应管)器件的制造方法，尤其涉及一种实现BiCMOS器件中扩展基区结构的方法。

背景技术

本发明中所要实现的是一种自对准CMOS技术，可以利用目前8英寸硅片生产线上的130纳米技术，生产出性能和尺寸相当于90纳米技术的独特的CMOS器件中的特殊结构。

在本发明所要实现的经济且超高频的SiGE BiCMOS(锗硅-双极性晶体管-互补型金属氧化场效应管)器件中，由于存在为了实现抬高的源漏区以及由多晶硅/介质层/多晶硅的复合栅极结构而产生的台阶，以及满足特殊的扩展基区多晶硅的结构的要求，如果采用传统的刻蚀工艺方法，在多晶硅刻蚀机台中一步刻蚀氮化硅硬质掩膜和基区多晶硅，必须要用各向同性的方法保证侧壁至少的氮化硅和氧化硅刻蚀干净，但是会导致扩展基区的光刻胶呈蘑菇云形貌，有机抗反射层线宽尺寸大大缩小以及基区多晶硅形貌不直的严重工艺问题(见图1)；如果不用各向同性的方法，则会产生由于介质膜残留导致的多晶硅围墙，无法满足器件需求(见图7)。此外为了提高器件集成度，基区和引线(runner poly)需要共用一张光刻版，由于引线的尺寸要求很小，光刻机台能力很难实现，需要通过扩展基区多晶硅刻蚀负的线宽损失量来达到。这些要求都无法在多晶硅刻蚀机台上一步实现。

发明内容

本发明要解决的技术问题是提供一种实现BiCMOS器件中扩展基区结构的方法，在保证介质膜完全刻蚀干净的同时，扩展基区的光刻胶形貌不会有大的变化，以确保后续的基区多晶硅刻蚀形貌稳定，同时达到负的线宽损失量的效果，极大增大了工艺窗口以及量产稳定性。

为解决上述技术问题，本发明提供一种实现BiCMOS(锗硅-双极性晶体管-互补型金属氧化场效应管)器件中扩展基区结构的方法。此扩展基区结构是由栅极侧墙氧化膜(500-1000埃)，基区多晶硅(800-1500埃)，氧化硅和氮化硅硬质掩膜(200-1000埃)，有机抗反射层组成(600-4000埃)组成，同时在扩展基区的附近会有栅极多晶硅结构存在。基区多晶硅是在栅极多晶硅结构形成后生长，会产生由于栅极多晶硅高度引发的台阶，此台阶造成栅极多晶硅的介质膜侧墙很难刻蚀干净，从而需要采用本发明的方法，本发明方法包括如下步骤：

步骤1，使用有机抗反射层填平器件台阶区域，使用光刻胶曝光形成扩展基区图形；

步骤2，使用有机抗反射层对氮化硅的高选择比并且各向异性刻蚀条件刻蚀有机抗反射层，刻蚀停止在下层氮化硅上；

步骤3，使用高选择比并且各向异性刻蚀条件刻蚀氮化硅和氧化硅硬质掩膜，保证栅极侧壁氮化硅完全去除，刻蚀停止在下层多晶硅上；

步骤4，使用湿法工艺去除侧壁残留的氧化硅和多晶硅上的自然氧化膜；

步骤5，刻蚀多晶硅，形成最终的扩展基区结构。

所述的扩展基区结构由下往上依次为覆盖在栅极图形上的氧化膜，基区多晶硅，氧化硅介质膜，氮化硅介质膜；该扩展基区结构距离栅极图形在50nm-400nm之间。所述覆盖在栅极图形上的氧化膜的厚度在500-1000埃。所述基区多晶硅的厚度在800-1500埃。所述氧化硅介质膜的厚度在100-500埃。所述氮化硅介质膜的厚度在100-500埃。

在步骤1中，所述有机抗反射层是单层膜，或者是两层以上不同膜组合，该有机抗反射层的厚度在600-4000埃。

在步骤2中，所述有机抗反射层对氮化硅的高选择比为20-30，所述氮化硅的损失量小于50埃。在刻蚀有机抗反射层时，允许下层氮化硅有一定的刻蚀损失量，所述氮化硅的刻蚀损失量小于50埃。