[发明专利]基于阻变栅介质的1.5T动态存储单元、阵列以及其操作方法

说明书

技术领域

本发明涉及存储器技术领域，尤其涉及一种基于阻变栅介质的1.5T动态存储单元、阵列结构，及其操作方法。

背景技术

传统的动态随机存储器的存储单元典型地包括两个元件，也就是存储电容器和存取晶体管，构成1T1C的结构。参见附图1，为传统的动态随机存储器阵列结构，其中100至108是存取晶体管，109至111是位线，112至114是字线，115至117是位线上的寄生电容，118至126是存储电容器。下面以操作存取晶体管100和存储电容器118构成的存储单元为例说明传统的动态随机存储器的工作过程。在写操作阶段，数据值被放在位线109上，字线112则被提升，根据数据值的不同，存储电容器118或者充电，或者放电，具体地，写入数据为1时，存储电容器118充电，写入数据为0时，存储电容器118放电。在读操作阶段，位线109首先被预充电，当使字线112有效时，在位线电容115和存储电容器118之间放生了电荷的重新分配，这时位线上的电压发生变化，这一变化的方向决定了被存放数据的值。1T1C结构动态随机存储器是破坏性的，这就是说存放在单元中的电荷数量在读操作期间被修改，因此完成一次读操作之后必须再恢复到它原来的值。于是完成读操作之后紧接着就是刷新操作。进行刷新操作之后才能进行下一步的读写操作。这种1T1C结构动态随机存储器依靠存储电容器存储数据，于是存储电容必须足够大以保证存储的可靠性，但是大电容的存在不仅占用面积，而且在半导体工艺中特征尺寸越来越小的发展趋势下，制造大电容是非常困难的，这带来了物理或工艺实现上的障碍。

发明内容

本发明的目的是要解决传统的1T1C DRAM单元scaling down的困难，以及与标准CMOS工艺兼容性较差的问题，有鉴于此，本发明提供一种90nm及以下节点动态存储器(特别是嵌入式存储器)的一种解决方案，尤其可以与标准逻辑的CMOS HfOx high k metal gate技术兼容。提出一种基于阻变栅介质的1.5T动态存储单元、阵列以及其操作方法。

为了达到上述目的，本发明提供一种基于阻变栅介质的1.5T动态存储单元、阵列包括：晶体管，包括源极、漏极和控制栅极；存储节点，即所述晶体管控制栅极的栅介质，位于晶体管控制栅极和硅衬底之间，存储电阻变化；字线，连接到所述晶体管的控制栅极；位线，连接到所述晶体管的漏极；源线连接到所述晶体管的源极。优选的本发明的存储单元中，201命名为读管，起到选通、限流的作用，202为编程部件，203为位线，204代表201的字线，即读字线，205代表编程字线。栅极206使用具有阻变特性材料，如HfOx。由于206有高、低阻不同状态，203和205之间施加一定电压，就会有不同大小的电流留过。

本发明中，栅极使用具有阻变特性材料，具有高阻、低阻不同状态，该高阻、低阻之间转变可逆，读取时在字线、源线、位线之间施加一定电压，可根据不同大小的电流判断“0”和“1”。1和0两状态的读取电流可能相差20～500倍，数据保持特性好与电荷型动态存储器(1T1C DRAM等)，并与32nm High k CMOS逻辑工艺前端兼容。

在字线和位线上施加适当的电压，状态“1”和状态“0”栅介质的电阻不同，从而降落在栅介质上的电压不同。当栅介质为高阻时，字线与衬底之间的电压大部分降在栅介质上，P型区上的电势较低。当栅介质为低阻时，字线与衬底之间的电压只有一部分降在栅介质上，P型区上的电势较高。阻变特性材料为HfOx

为了达到上述目的，本发明还提供一种基于阻变栅介质的1.5T动态存储单元、阵列以及其操作方法，包括：

写1：向存储单元的位线施加第1电压，字线施加第2电压，第1电压和第2电压的电压差值引发栅介质中产生导电通道，使栅介质的电阻降低，栅极上降落的电压减小，P型区半导体表面电势升高。

写0：向存储单元的位线施加第3电压，字线施加第4电压，第3电压和第4电压的电压差值将栅介质原有的导电通道截断，使栅介质的电阻升高，栅极上降落的电压增加，P型区半导体表面电势降低。

读取：向存储单元的位线施加第5电压，字线施加第6电压，第5电压和第6电压较小，不足以改变栅极原有的电阻值，通过存储单元的位线端口读取位线电流，1状态P型区半导体表面电势较高，位线上的电流较大，而0状态P型区半导体表面的电势较低，位线上的电流较小，因此1和0的状态分别对应大的电流和小的电流，从而分辨出不同的存储状态。