[发明专利]一种在半导体表面制作欧姆接触的方法

说明书

技术领域

本发明涉及一种在高阻半导体基体上制作欧姆接触的方法，属于半导体加工行业。 

背景技术

随着现代信息社会的飞速发展，半导体材料因其具有对光、热、电、磁等外界因素变化十分敏感而独特的电学性质，已成为尖端科学技术中应用最为活跃的先进材料，特别是在通讯、家电、工业制造、国防工业、航空、航天等领域中具有十分重要的作用。 

目前，半导体材料的加工仍存在不小的困难。对于传统的加工方法来说，半导体材料的硬脆性导致它们的加工性能很差，而这一缺点在电火花加工中却不甚明显，因而电火花加工很适合加工半导体材料。然而，在半导体的电火花加工中也有一些缺点，如放电电压高，切割效率低等，主要原因是它的半导体特性：导电性差，电阻率高。 

为此，可以在半导体的进电端涂抹碳浆或者接触导电金属，以此来改善半导体的导电性以及可加工性。但是，这种方法也会带来缺点。首先，在半导体的接触面上会形成接触势垒以及各种复杂的表面态，这将消耗一部分压降，导致放电电压仍然偏高；此外，在进电端会形成氧化膜，影响进电的效果。因此，有待寻找一种更加优越的进电方式。如果将半导体与金属之间的接触势垒消除，形成欧姆接触，则放电情况会得到显著改善。 

目前，制作欧姆接触的最普通的方法是使金属层与非常高掺杂的区域接触，其目的是为了达到场发射占优势的导电方式，使得势垒对载流子流显得几乎是透明的。高掺杂的表面层可用下述的方法获得：合金再生长，在接触材料中包含掺杂剂的内扩散，外延生长(双重外延)，浅扩散或离子注入。这些方法可形成质量比较高的欧姆接触，但是工艺复杂，成本也高，常用于微小的半导体电子器件。 

发明内容

本发明的目的是针对传统的电火花加工半导体时出现的进电端接触势垒的问题，提出一种新型的制作欧姆接触的方法。该方法大大改善了半导体的加工性能，提高了进电端的导电性，减小了放电电压，并且使放电过程更加稳定。同时，该方法过程简单，成本低廉。 

一种在高阻半导体基体上制作欧姆接触的方法，其特征是先在半导体表面制备一层导电薄膜；用电极与导电薄膜上表面放电，放电通道附近的瞬时高温使薄膜底层的部分材料在半导体表面熔融并扩散形成重掺杂层，从而在进电时形成欧姆接触，减小或消除进电端的肖特基势垒。 

高阻半导体的电阻率在100Ω·cm以内。 

半导体材料包括硅(Si)、锗(Ge)、砷化镓(GaAs)等。 

所形成的导电薄膜厚度不大于0.1mm，导电材料可以是金属、合金或者石墨。 

制备导电薄膜可以使用电镀的方法，也可以使用涂覆浆料的方法，或者粉末压制成型。 

导电薄膜是电极之一，放电过程发生在导电薄膜上表面。 

放电时进电端和放电端可以处于同一块导电薄膜上，也可以处于同一块半导体上的两块不同的导电薄膜上，通过半导体形成放电回路。 

表面放电可以使用线切割扫面的方法，也可以使用柱状电极薄膜表面铣削的方法，也可以使用柔性电极刷在薄膜表面旋转放电。 

附图说明

图1为本发明的工艺流程图； 

图2为电镀完成后的硅片示意图； 

图3为电极丝对铜膜的表面放电示意图；其中，1是铜膜，2是电极丝； 

图4为放电原理图；其中，1是放电通道，2是被蚀除材料，3是电极，4是重掺杂层，5是硅片，6是熔融状态的铜，7是固态铜膜； 

图5为测得的伏安特性曲线示意图；其中x轴代表电压(单位：伏)，y轴代表电流(单位：毫安)； 

具体实施方式

下面结合附图和实施例对本发明作进一步的说明。以下实例仅用于说明本发明，并不限制本发明的保护范围。 

附图1为本发明的工艺流程图。以下为本实例实施步骤。 

第一步，取一片硅片，尺寸30mm*40mm，电阻率在10～17Ω·cm，该硅片已经过表面研磨抛光。用丙酮对其进行脱脂除油后，清洗干净。 

第二步，采用部分电镀的涂层技术。首先将不需要电镀的部分覆盖住，只留下需要电镀的区域。