[发明专利]用于制造半导体晶体管结构的方法

说明书

技术领域

本发明涉及一种用于制造半导体晶体管结构的方法、尤其是一种用于制造具有埋入式绝缘场板的场效应晶体管结构的方法。

背景技术

在机动车辆、消费品和工业应用中的现代装置的许多功能——比如电能转换、电动机或电机的操控以及例如在HiFi音频放大电路中信号的调制或放大——基于半导体晶体管、尤其是场效应晶体管（FET），如MOSFET（金属氧化物半导体场效应晶体管）和IGBT（绝缘栅双极晶体管）。在这些器件的情况下，充当晶体管的控制电极的是与半导体本体绝缘的栅电极，该栅电极（Gatterelektrode）在下面亦称栅电极（Gateelektrode）。

除了晶体管的栅电极与两个其他接线端子——MOSFET的源电极与漏电极或IGBT的发射电极与集电极——之间的电容以外，晶体管的截止能力也是一个重要的运行参数。为了在导通电阻Ron相同的情况下提高截止能力，可以使用埋入式绝缘场板。此外，通过埋入式绝缘场板，还可以减小晶体管的栅极－漏极电容。另一方面，在栅电极与场板之间存在附加的电容，该电容形成栅极接线端子与源极接线端子之间的电容的一部分，因为通常还给场板施加源极电势。栅电极与场板之间的绝缘层的集成厚度和介电常数影响该附加的电容，并且因此影响栅极接线端子与源极接线端子之间的电容。

晶体管的开关行为基本上由栅极－漏极电容和栅极－源极电容来确定。栅极－漏极电容尤其是影响该器件的开关速度，并且因此影响流经器件的电流或在器件上下降的电压的开关边沿的陡度。晶体管器件的栅极－漏极电容例如取决于器件的栅电极和漂移区域或泄漏区域彼此重叠的面积以及取决于栅电极与漂移区域之间的栅极氧化物的介电常数和厚度。

通常，栅极氧化物和栅电极与场板之间的氧化物在共同的氧化过程中生成。在此，尤其是在薄的栅极氧化物情况下，绝缘栅电极与场板之间的附加电容可能变为相对大。在快速的开关过程中，该附加电容可能导致MOSFET的不期望的再次接通，所通过的方式是经由漏极电势将场板充电为正的并且然后经由附加电容同样将栅电极充电为正的。与此相联系的再次接通导致功率损耗并且减小栅极－源极电容的效率。

发明内容

鉴于上面所述，本发明提出一种根据权利要求1所述的用于制造半导体晶体管结构的方法以及一种根据权利要求18所述的用于制造半导体晶体管结构的方法。

根据一个实施方式，提供了一种用于制造半导体晶体管结构的方法。该方法包括：提供具有水平主表面的半导体本体。形成从水平主表面延伸到半导体本体中的垂直沟槽。在垂直沟槽中构造第一介电层。在垂直沟槽的第一介电层上构造第一导电区域，使得第一导电区域从水平主表面退回。用第二介电层填充垂直沟槽，所述第二介电层覆盖第一导电区域。从垂直沟槽的上面的片段中除去该第一介电层和第二介电层，以便在垂直沟槽的侧壁处露出半导体本体，其中第一导电区域保持被第二介电层覆盖。

根据另一实施方式，提出一种用于制造半导体晶体管结构的方法。该方法包括：提供具有水平主表面的半导体本体。形成从水平主表面延伸到半导体本体中的垂直沟槽。在垂直沟槽的下面的片段中构造场氧化物和场板。用HDP氧化物填充垂直沟槽。通过等离子体刻蚀，从垂直沟槽的上面的片段中除去HDP氧化物。在垂直沟槽的上面的片段中构造绝缘栅极。在等离子体刻蚀以前，通常通过平坦化将场氧化物和HDP氧化物从水平主表面中除去。此外，通过等离子体刻蚀还从垂直沟槽的上面的片段中除去场氧化物，以便在上面的片段中的垂直沟槽的侧壁处露出半导体本体以用于形成栅极氧化物。

本发明的另外的有利扩展方案、细节、方面和特征从从属权利要求、说明书以及附图中得出。

附图说明

附图图解说明了实施方式并且与具体实施方式一起用于阐述实施方式的原理。附图不是成比例的，并且用于说明目的。附图的元素不一定是相对于彼此比例正确的。为清楚起见，只要不另行说明，给不同附图中的相同元素或制造步骤配备相同的附图标记。

图1至8以穿过半导体本体的示意性纵截面图图解说明了根据一个或多个实施方式的用于制造垂直半导体器件的方法步骤。

具体实施方式