[发明专利]基于FPGA的硬件鉴相电路

说明书

技术领域

本发明涉及一种测量技术，特别涉及一种基于FPGA的硬件鉴相电路。

背景技术

目前，基于FPGA的鉴相电路一般有两种方法，均采用两路输出：一种是一路输出方向，一路输出脉冲；另一种是一路输出正向脉冲，一路输出反向脉冲。电路设计相对复杂，电路输出不够简化。

发明内容

本发明是针对光电角位置传感器FPGA的倍频电路复杂的问题，提出了一种基于FPGA的硬件鉴相电路，将两路信号的相位差大小和方向同时作为一路信号输出，简化输出，优化电路。

本发明的技术方案为：一种基于FPGA的硬件鉴相电路，包括四个非门、四个与非门和两个D触发器，两个输入信号端分别连接至第一非门的输入端1脚和第二非门的输入端1脚，第一非门的输出端2脚连接至与第二非门的输入端2脚，与第一非门的输出端3脚分别连接至与第三非门的输入端1脚和第一D触发器的置1端3脚，第一D触发器的输入端1脚和时钟输入端2脚连接至地端GND，第一D触发器的输出端4脚分别连接至第三非门的输入端1脚和与第三非门的输入端2脚，与第三非门的输出端3脚连接至第二D触发器的置1端3脚，第二D触发器的输入端1脚和时钟输入端2脚连接至地端GND，第二D触发器的输出端4脚分别连接至第四非门的输入端1脚、与第二非门的输入端2脚和输出端子EPD，第四非门的输出端2脚连接至与第一非门的输入端1脚，第二非门的输出端2脚连接至与第二非门的输入端1脚，与第二非门的输出端3脚分别连接至第一D触发器的清零端5脚和与第四非门的输入端2脚，与第四非门的输入端1脚连接至第三非门的输出端2脚，与第四非门的输出端3脚连接至第二D触发器的清零端5脚。

本发明的有益效果在于：本发明基于FPGA的硬件鉴相电路，将两路信号的相位差大小和方向作为一路信号输出，简化输出，具有结构简单、设计巧妙、稳定性好的优点。

附图说明

图1为本发明基于FPGA的硬件鉴相电路图。

具体实施方式

如图1所示，一种基于FPGA的硬件鉴相电路，输入信号端子PA、PB分别连接至非门A1的输入端1和非门A2的输入端1，非门A1的输出端2连接至与非门B1的输入端2，与非门B1的输出端3分别连接至与非门B3的输入端1和D触发器C1的置1端3，D触发器C1的输入端1和时钟输入端2连接至地端GND，D触发器C1的输出端4分别连接至非门A3的输入端1和与非门B3的输入端2，与非门B3的输出端3连接至D触发器C2的置1端3，D触发器C2的输入端1和时钟输入端2连接至地端GND，D触发器C2的输出端4分别连接至非门A4的输入端1、与非门B2的输入端2和输出端子EPD，非门A4的输出端2连接至与非门B1的输入端1，非门A2的输出端2连接至与非门B2的输入端1，与非门B2的输出端3分别连接至D触发器C1的清零端5和与非门B4的输入端2，与非门B4的输入端1连接至非门A3的输出端2，与非门B4的输出端3连接至D触发器C2的清零端5。

所有电路功能单元均有FPGA内部逻辑门组合实现，并可通过软件编程修改。只有一路输出，其中，既包括两路信号的相位差大小，又包括相位差方向，方向上的正负对应信号超前和信号滞后两种情况。当两路信号超前、滞后不固定时，此电路无法准确提取两路信号的相位差。但通过调整两路信号的初相位差，使之等于180度，即可有效地保证超前、滞后固定，从而利用该鉴相电路准确提取出两路信号的相位差大小和方向。