[发明专利]一种基于概率计算的正余弦信号的产生方法

说明书

技术领域

本发明属于数字通信技术领域，具体涉及基于概率计算的正余弦信号在现场可编程逻辑门阵列(FPGA)上的产生方法。

背景技术

传统的信号处理方法大都基于精确数据的计算。随着电路工艺的不断发展，对于电路计算的精准度要求越来越难以保证，而且随着计算复杂度的提高，电路面积会不断变大，功耗也随之增大，将成为集成电路设计的瓶颈。如何提高电路计算的精准度及电路的容错能力，以及如何减少电路面积及电路功耗，将是未来电路设计要面临且亟待解决的问题。

目前在FPGA上产生正余弦信号的方法主要有：《无线电工程协会-电子计算机期刊》(IRE Transactions on Electronic Computers，vol.EC-8，pp.330-334，1959)提出的基于坐标旋转数字计算(Coordinate Rotation Digital Computer，简称CORDIC)算法的方法及《国际电子与电气工程师协会-音频和电声期刊》(IEEE Transactions on Audio and Electroacoustics，vol.19，pp.48-57，1971)提出的数字直接频率合成(DDS)方法。其中CORDIC算法是对正余弦函数的迭代计算方法，每次迭代都使其旋转一个固定角度θ，这个固定角度θ的正切值tanθ取值为2^-i(i＝0，1，2，…)，因而适合在FPGA上通过移位的方式实现计算，且可通过流水线的方式实现正余弦函数的计算，也只需较少的存储器；而DDS方法是将正余弦信号的函数值储存在存储器中，通过读存储器得到相应的正余弦函数值。该方法虽然具有精度高、控制灵活的优点，但其存储器的开销很大，需占用很大的存储空间。上述两类传统的方法还均存在容错能力不足以及电路面积大的缺点。

概率计算理论基础是用一组随机编码的脉冲序列来表示取值范围在[0，1]的数值，比如将高电平出现的概率看作是一个取值范围在[0，1]的数值，则随机序列的信息就包含在高电平出现的概率之中，对高电平出现的次数做一个统计平均，就能得到相应的信息值。随着电路技术的发展及信号处理的需求，概率计算方法也开始应用于信号处理及数学计算等精确计算领域，相比于传统的计算方法，概率计算在容错能力、电路复杂度、电路面积等多方面具备更大的优势。

发明内容

本发明的目的是提出一种基于概率计算的正余弦信号在现场可编程逻辑门阵列(FPGA)上的产生方法，以提高电路的容错能力，减小电路面积及复杂度。

本发明基于概率计算的正余弦信号在现场可编程逻辑门阵列上的产生方法，其特征在于整个系统的构成方式为：角度产生器的输出及常量存储器的输出都和转化器的输入端相连接，转化器的输出和数据处理器的输入端相连接，数据处理器的输出和计数器的输入端相连接，计数器输出计算结果；其中：

所述角度产生器，由频率控制字的输出和相位累加器的输入端口相连接，相位累加器的输出同时和自身输入端以及相位相加器的输入端相连接，相位控制字的输出和所述相位相加器的另一个输入端相连接，相位相加器的输出接下一级运样配置连结所组成；每隔个时钟周期，相位累加器累加一次由频率控制字输入的值，然后送往相位相加器，相位相加器将相位累加器的值与相位控制字的值进行相加，产生一个角度值，输出给下一级；其中N为每个数所用的概率序列长度，K为并行电路的个数；

所述常量存储器存储需要用到的概率值为和共5个；

所述转化器，由角度产生器的输出及常量存储器的输出分别和两个寄存器的输入端相连接，两个寄存器的输出分别和两个比较器的输入端相连接，线性反馈移位寄存器各个抽头分别和去相关器的各相应抽头输入端相连接，去相关器的输出同时和所述两个比较器的另一输入端相连接，该两个比较器的输出端分别接下一级两个去相关器的输入端，这样配置连结所组成；去相关器是对线性反馈移位寄存器进行不同的抽头，从而产生多个不相同的数据；比较器对寄存器的值及去相关器的值进行比较，输出0或1比特序列，与寄存角度值寄存器相连的比较器输出一个比特序列，与寄存常量寄存器相连的比较器输出五个比特序列；