[发明专利]形成光掩膜版的方法及光掩膜版

说明书

技术领域

本发明涉及半导体制造技术领域，特别涉及一种利用光学临近修正（Optical Proximity Correction，OPC）形成光掩膜版的方法及使用该方法制作的光掩膜版。

背景技术

随着超大规模集成电路（Ultra Large Scale Integration，ULSI）的飞速发展，集成电路制造工艺变得越来越复杂和精细。在0.18                                                以下技术节点的关键层中，如有源区层、栅氧层和金属互连层等关键层中的关键尺寸（Critical Dimension，CD）越来越小，某些关键层中的关键尺寸已经接近、甚至小于光刻工艺中所使用的光波的波长248nm。因此，在光刻工艺的曝光过程中，由于光的干涉和衍射现象，晶片上得到的光刻图形与光掩膜版图形之间存在一定的变形和偏差，光刻工艺中存在的这种变形和偏差将直接影响电路性能和生产成品率。

为了消除上述变形和偏差，现有技术通常采用光学临近修正方法对光掩膜版图形进行修正，以使晶片上得到的光刻图形能尽量真实地反应设计图形。然而，现在的设计图形越来越复杂，且其中包含越来越多的违反设计规则的设计，这些违反设计规则的设计会严重地影响光学临近修正的准确度。

图1A为静态随机存取记忆器有源区的设计图形的示意图。图1B为图1A中区域A的放大视图。如图1A和1B所示，静态随机存取记忆器有源区的设计图形包括多个的单元100，每个单元100包括位于两端的头部101和连接两个头部101的颈部102。在相邻两个单元100的头对头的位置（例如，区域A），由于其间的间距较小，因此很容易出现连桥现象。如果相邻单元100的头对头的位置出现连桥现象，就会发生短路，而使半导体器件失效。

对于0.153技术节点的工艺来说，设计图形中如果静态随机存取记忆器有源区的头对头之间的间距违反设计规则，通过现有的光学临近修正方法获得的光掩膜版图形，如图1C所示，在颈部102的中部设置有缺口103。通过能够反应晶片上得到的光刻图形的仿真计算，其结果显示：相邻单元100的头对头之间的间距D为0.146（如图1D所示）。对于目前的0.153的工艺来说，间距为0.146一定会发生连桥现象，其将导致短路。

因此，需要一种形成光掩膜版的方法及光掩膜版，以解决现有技术中存在的问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种形成光掩膜版的方法，所述方法包括：a）提供静态随机存取记忆器有源区的设计图形，所述设计图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部；b）在相邻的所述单元的内侧设置矩形缺口，以形成光掩膜版图形，其中，所述矩形缺口位于所述颈部的端部；以及c）形成具有所述光掩膜版图形的光掩膜版。

优选地，所述矩形缺口的深度大于0.011且小于0.016。

优选地，所述矩形缺口的宽度大于0.115且小于0.230。

优选地，所述矩形缺口的深度为0.014。

优选地，所述矩形缺口的宽度为0.213。

本发明还提供一种光掩膜版，所述光掩膜版上形成有用于形成静态随机存取记忆器有源区的光掩膜版图形，其特征在于，所述光掩膜版图形包括多个交错排列的单元，所述单元包括位于两端的头部和连接在所述头部之间的颈部，其中，在相邻的所述单元的内侧设置有矩形缺口，且所述矩形缺口位于所述颈部的端部。

优选地，所述矩形缺口的深度大于0.011且小于0.016。

优选地，所述矩形缺口的宽度大于0.115且小于0.230。

优选地，所述矩形缺口的深度为0.014。

优选地，所述矩形缺口的宽度为0.213。

综上所述，本发明的方法通过在光掩膜版上的静态随机存取记忆器有源区图形的相邻单元的内侧的、头部的下方设置矩形缺口，可以增大随后以该光掩膜版进行光刻工艺在晶片上获得的光刻图形在该区域内头对头之间的间距，因此可以有效地抑制连桥现象，提高良品率。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，