[发明专利]层叠型半导体器件

权利要求书

1.一种层叠型半导体器件，是层叠有多个半导体芯片、该半导体芯片各自具有至少一个电路区域的层叠型半导体器件，其特征在于，

在多个所述半导体芯片的至少一个中具备在时间上被重复地驱动的多个所述电路区域，

该多个电路区域被相互分离地配置。

2.根据权利要求1所述的层叠型半导体器件，其特征在于，多个所述电路区域中的每单位面积的放热量最多的区域是逻辑电路区域。

3.根据权利要求1所述的层叠型半导体器件，其特征在于，多个所述电路区域中存取时间越多的区域每单位面积的放热量越多。

4.根据权利要求1所述的层叠型半导体器件，其特征在于，在多个所述半导体芯片之间，配置有加强所述半导体芯片之间的结合的加强构件、或将所述半导体之间电连接的中继基板。

5.一种层叠型半导体器件，是层叠有多个半导体芯片、该半导体芯片各自具有至少一个电路区域的层叠型半导体器件，其特征在于，

在多个所述半导体芯片的至少一个中相互接触地配置有在时间上被重复地驱动的多个所述电路区域，

该多个电路区域被配置为，至少一部分沿着相互的界面互相错开。

6.根据权利要求5所述的层叠型半导体器件，其特征在于，多个所述电路区域中的每单位面积的放热量最多的区域是逻辑电路区域。

7.根据权利要求5所述的层叠型半导体器件，其特征在于，多个所述电路区域中存取时间越多的区域每单位面积的放热量越多。

8.根据权利要求5所述的层叠型半导体器件，其特征在于，在多个所述半导体芯片之间，配置有加强所述半导体芯片之间的结合的加强构件、或将所述半导体之间电连接的中继基板。

9.根据权利要求5所述的层叠型半导体器件，其特征在于，该多个电路区域具有角部，在所述角部被相互接触地配置该多个电路区域。

10.一种层叠型半导体器件，是层叠有多个半导体芯片、该半导体芯片各自具有至少一个电路区域的层叠型半导体器件，其特征在于，

作为多个所述半导体芯片中的一个的第一半导体芯片具备被驱动的第一电路区域，

作为多个所述半导体芯片中的一个且与所述第一半导体芯片接触地配置的第二半导体芯片具备与所述第一电路区域在时间上被重复地驱动的第二电路区域，

所述第一电路区域和所述第二电路区域被相互分离地配置。

11.根据权利要求10所述的层叠型半导体器件，其特征在于，多个所述电路区域中的每单位面积的放热量最多的区域是逻辑电路区域。

12.根据权利要求10所述的层叠型半导体器件，其特征在于，多个所述电路区域中存取时间越多的区域每单位面积的放热量越多。

13.根据权利要求10所述的层叠型半导体器件，其特征在于，在多个所述半导体芯片之间，配置有加强所述半导体芯片之间的结合的加强构件、或将所述半导体之间电连接的中继基板。

14.一种层叠型半导体器件，是层叠有多个半导体芯片、该半导体芯片各自具有至少一个电路区域的层叠型半导体器件，其特征在于，

作为多个所述半导体芯片中的一个的第一半导体芯片具备被驱动的第一电路区域，

作为多个所述半导体芯片中的一个且与所述第一半导体芯片接触地配置的第二半导体芯片具备与所述第一电路区域在时间上被重复地驱动的第二电路区域，

所述第一电路区域及所述第二电路区域被配置为，至少一部分沿着相互的界面互相错开。

15.根据权利要求14所述的层叠型半导体器件，其特征在于，多个所述电路区域中的每单位面积的放热量最多的区域是逻辑电路区域。

16.根据权利要求14所述的层叠型半导体器件，其特征在于，多个所述电路区域中存取时间越多的区域每单位面积的放热量越多。

17.根据权利要求14所述的层叠型半导体器件，其特征在于，在多个所述半导体芯片之间，配置有加强所述半导体芯片之间的结合的加强构件、或将所述半导体之间电连接的中继基板。