[发明专利]用于为多通路PCI特快IO互连提供故障保护的方法和装置

说明书

技术领域

本发明的实施例总体上涉及外围部件互连特快(PCIE)总线并且具体地涉及一种用于为多通路PCIE IO互连提供线缆冗余性和故障保护的方法和装置。

背景技术

20世纪早期最初引进外围部件互连(PCI)标准。通过使用连接到前侧总线和处理器的PCI桥芯片，PCI为连接到PCI总线的任何外围设备提供对计算机系统内的系统存储器的直接访问。PCI桥芯片独立于处理器的速度调控PCI总线的速度，从而可以实现高程度的可靠性。

PCI特快(PCT Express，PCIE)标准是通过引用将相关内容结合于此的PCI标准的继承者。与PCI相比，PCI特快可以用较少的物理管脚来实现较高传输速率。与先期几代PCI总线相比，PCI特快使用点到点总线架构。因而，专用总线用于在使用PCIE总线系统的任何两个设备之间的数据事务。专用总线由在通信设备之间建立点到点连接的交换器来支持。因此，交换器被用作中间设备，并且物理上和逻辑上位于附接到计算机系统的任何两个设备之间。

PCIE交换器包括用于支持将设备附接到计算机系统的多个端口。在设备与交换器的端口之间的物理连接惯称为链路。每个链路包括一个或者多个通路，并且每个通路能够在两个方向上传输数据。因此，每个通路是全双工连接。

包括单个通路的链路称为x1链路。类似地，包括两个通路或者四个通路的链路分别称为x2链路或者x4链路。PCI特快允许与不同宽度(例如x1、x2、x4、x8、x12、x16和x32链路)的接口以满足各种外围设备的不同带宽要求。因此，专用总线可以宽度为1个通路、2个通路、4个通路、8个通路、12个通路、16个通路或者32个通路。

现代服务器类计算机经常使用PCIE IO适配器作为主要IO适配器技术。CPU外壳包括用于定制特定服务器的IO选项的有限数目的PCIE适配器槽。然而，CPU机架封装通常使这样的槽很少，而每个机架的计算能力已经随着多芯处理器芯片而明显增长。通常，服务器提供用于将CPU连接到一个或者多个附加“IO扩展”机架中的PCI适配器槽的机制。例如在PCIE系统中，也称为PCIE主桥(PHB)的PCI根端口(PRP)是CPU电子器件的部件并且创建PCI总线，该PCI总线直接连接到单个PCIE IO适配器槽或者连接到IO扩展机架中的PCIE交换器，该扩展机架将该PHB总线扩展到该交换器下的多个PCIE适配器槽。IO扩展需要在扩展机架中放置一个或者多个PCIE适配器槽并且将这些槽连接到CPU机架内的PHB。

通常，由于这些IO扩展机架是物理上不同的电子机架或者外壳，所以在CPU机架内的PHB与IO扩展机架内的PCIE适配器槽之间的电子连接需要在这些外壳之间的物理线缆线路。这些线缆可能需要在PHB与PCIE适配器槽之间几英寸的互连距离，甚至可能在包含CPU和IO扩展外壳的不同物理机架之间延伸。

发明内容

本公开内容的某些方面提供一种用于为在第一PCIE桥与第一输入/输出(IO)设备之间的连接提供故障保护操作的方法。该方法主要包括：使用第一PCIE桥的第一组通路通过第一链路在第一PCIE桥与第一IO设备之间交换第一组总线位；响应于检测到第一链路中的故障，在PCIE桥端从使用第一组通路调换为使用第一PCIE桥的第二组通路用于使用第二组通路通过第二链路在第一PCIE桥与第一IO设备之间交换第二组总线位，第二链路连接第二PCIE桥与第二IO设备；以及响应于检测到第一链路中的故障，在IO设备端从使用第一组通路切换为使用第二组通路，以便使用第二组通路通过第二链路在第一PCIE桥与第一IO设备之间交换第二组总线位。

本公开内容的某些方面提供一种用于为在第一PCIE桥与第一输入/输出(IO)设备之间的连接提供故障保护操作的装置。该装置主要包括：第一链路，连接第一PCIE桥与第一IO设备，第一链路用于使用第一PCIE桥的第一组通路通过第一链路在第一PCIE桥与第一IO设备之间交换第一组总线位；至少一个第二链路，连接第二PCIE桥与第二IO设备，其中第一PCIE桥响应于检测到第一链路中的故障在PCIE桥端从使用第一组通路调换为使用第一PCIE桥的第二组通路用于使用第二组通路通过第二链路在第一PCIE桥与第一IO设备之间交换第二组总线位；以及在IO端的至少交换器，用于从使用第一组通路切换为使用第二组通路用于使用第二组通路通过第二链路在第一PCIE桥与第一IO设备之间交换第二组总线位。