[发明专利]伪开漏型输出驱动器、半导体存储器装置及其控制方法

说明书

相关申请的交叉引用

本申请根据35U.S.C§119要求2010年11月9日提交的韩国专利申请No.10-2010-0111144的权益，其内容通过引用结合于此。

技术领域

本发明构思的实施例涉及具有去加重功能的伪开漏型输出驱动器、包括该伪开漏型输出驱动器的半导体存储器装置以及相关控制方法。

背景技术

半导体存储器装置可以是根据出现的需要来存储数据并读取所存储的数据的存储装置。半导体存储器装置通常分为随机存取存储器(RAM)以及只读存储器(ROM)。

RAM通常是易失性存储器装置，其在没有施加功率的情况下丢失所存储的数据。ROM通常是非易失性存储器装置，其即使在中断施加功率时也保持所存储的数据。RAM包括动态RAM(DRAM)、静态RAM(SRAM)等。ROM包括可编程ROM(PROM)、可擦除PROM(EPROM)、包括快闪存储器的电EPROM(EEPROM)等。

半导体存储器装置利用输出驱动器将数据输出至外部电路。输出驱动器通常经由输出焊盘而连接至这些外部电路。输出焊盘通常是众所周知的元件，其可以利用各种设计来实现。某些当代半导体装置并入通常被称为伪开漏(POD)型输出驱动器的输出驱动器类型。这种类型的输出驱动器有利于输出阻抗、输出信令等的限定。

发明内容

一方面，本发明构思的实施例涉及半导体存储器，其包括存储器单元阵列；输出驱动器，其具有伪开漏(POD)结构并配置为以去加重模式输出从存储器单元阵列检索的读取数据；以及控制逻辑，其配置为响应接收的读取命令来控制输出驱动器并激活去加重模式，其中控制逻辑仅在其中读取数据由去加重模式下的输出驱动器输出的输出时段期间激活去加重模式。

另一方面，本发明构思的实施例涉及半导体存储器装置中的输出驱动器的控制方法，输出驱动器根据伪开漏(POD)信令方案来操作，该方法包括：在接收读取命令时，为输出驱动器激活去加重模式，从单元阵列检索读取数据并以去加重模式输出读取数据，以及在完成输出读取数据时去激活去加重模式，使得去加重模式仅在读取数据由输出驱动器输出的输出时段期间激活。

另一方面，本发明构思的实施例涉及包括半导体存储器和存储器控制器的系统中的半导体存储器中的输出驱动器的控制方法，其中输出驱动器根据伪开漏(POD)信令方案来操作，且该方法包括：将读取命令、输出启用信号以及去加重启用信号从存储器控制器通信至半导体存储器，检索由读取命令从半导体存储器中的单元阵列识别的读取数据，响应于输出启用信号以及去加重启用信号，经由输出驱动器中的正常驱动器输出读取数据或经由输出驱动器中的去加重驱动器输出读取数据，使得仅在其中读取数据由去加重驱动器输出的输出时段期间激活去加重驱动器。

附图说明

参考附图，根据下述说明将使上述和其他目的以及特征变得显而易见。在所撰写的说明书和附图中，除非另作说明，否则相同的附图标号和标记用于表示相同或相似元件。

图1A和1B是说明去加重技术的示意图。

图2是说明根据本发明构思的实施例的具有去加重功能的输出驱动器的框图。

图3是说明包括图2中的输出驱动器的半导体装置的框图。

图4是说明根据本发明构思的实施例的存储器装置的框图。

图5A和5B是说明响应于去加重功能的激活/去激活而进行操作的输出驱动器和接收器的示意图。

图6是说明用于图4的输出驱动器的一种可能操作的时序图。

图7是说明在读取间隙狭窄时使用的一种可能的去加重控制方法的时序图。

图8是概括用于图4的存储器装置的一种可能的去加重控制方法的流程图。

图9是说明根据本发明构思的另一实施例的存储器装置的框图。

图10是进一步说明图9的ZQ代码生成器和输出驱动器的框图。

图11是进一步说明在POD信令方案期间操作的ZQ代码生成器和输出驱动器的框图。

图12是进一步说明图11的代码操作器的示意图。

图13是进一步说明在POD信令方案期间操作的主OCD块和去加重OCD块的电路图。

图14是概括根据本发明构思的实施例的用于输出驱动器的一种可能的终端阻抗控制方法的流程图。

图15是说明根据本发明构思的另一实施例的存储器装置的框图。

图16是包括根据本发明构思的实施例的存储器装置的存储器系统的一般框图。

图17是进一步说明包括在图16的存储器模块中的存储器芯片的框图。