[发明专利]基于层译码处理的LDPC译码器及译码方法

说明书

技术领域

本发明涉及信道编码技术领域，具体涉及一种基于层译码处理的LDPC译码器及译码方法。

背景技术

自从Shannon提出信道编码定理以后，编码研究者们一直致力于寻找性能上尽可能地接近Shannon极限，而复杂度又较低的可以实现的信道编码方案。

LDPC码(低密度奇偶校验码)最早出现于1962年Gallager提出的二元规则LDPC码，它可看作一个具有稀疏校验矩阵(校验矩阵中“1”的数量很少)的线性分组码。其在AWGN(加性高斯白噪声)信道下的性能接近Shannon极限且实现复杂度低。LDPC码是线性分组码的一种，它的校验矩阵是一种稀疏矩阵，也就是矩阵中除很少一部分元素非零外，其他大部分元素都是零。Tanner在1981年推广了LDPC码并给出了LDPC码的图表示，即所称的Tanner图。

与Turbo相比，LDPC码具有描述简单、译码复杂度低、可以并行实现、实用灵活、具有较低的错误平层等优点。2003年LDPC码被欧洲DVB-S2采纳为标准；随着理论研究的进一步深入，LDPC码将有可能在第四代移动通信系统中得到实际应用。由于LDPC码的优越性能，越来越多的实际通信系统开始逐渐将其作为纠错编码方案的备选方案，这也推动了将LDPC码实用化的研究。如Flarion公司开发的flash-OFDM移动无线芯片组采用LDPC码作为纠错方案，可用于基于IP的移动宽带网，大大增加了传输距离，增强了对无线信道环境的抵抗能力，数据速率可达3Mbit/s。VOCAL Technologies Ltd.推出了一种用于WLAN(无线局域网)的LDPC/Turbo不对称解决方案，下行链路采用LDPC码，上行链路采用Turbo码，可以实现节能的目的。

目前LDPC译码器通常采用专用的硬件电路，通过并行或者部分并行的结构来实现。然而固定的结构很难满足不同参数校验矩阵结构的LDPC码译码。采用传统的软件方法虽然可以实现LDPC译码的通用性，但是对于复杂的信息处理尤其是校验节点更新将消耗大量的运算时间，很难实现高效的译码吞吐量。而另外一面，实际系统为了满足不同用户的需求，往往采用多种混合参数的信道编码。因此研究一种高效、灵活通用的译码器实现架构及译码方法成了当前一件非常具有意义的任务。

发明内容

(一)要解决的技术问题

本发明要解决的技术问题是：如何解决常规LDPC译码器中硬件资源耗用多以及互连复杂度高、不易通用的问题。

(二)技术方案

为解决上述技术问题，本发明提供了一种基于层译码处理的LDPC译码器，包括：

节点更新处理单元，用于对迭代过程中的校验节点信息以及变量节点信息进行更新运算；

变量节点存储单元，用于对迭代过程中的初始化信息以及更新的变量节点信息进行存储；

校验节点存储单元，用于存储迭代过程中更新的校验节点信息；

寻址与偏移控制ROM配置组，用于配置迭代过程中的各种译码控制信号；

循环移位网络，用于对变量节点读出的数据进行循环移位；

输出缓存器，用于存储译码过程中的判决比特；

地址信号控制器，用于对所述LDPC译码器中所用的所述变量节点存储单元和校验节点存储单元进行寻址；

译码时序控制器，用于对所述节点更新处理单元的运算进行定序，并对所述节点更新处理单元与所述校验节点存储单元和变量节点存储单元间的数据交换进行控制。

优选地，所述变量节点存储单元采用双端口RAM的存储器架构，大小为2倍帧长。

优选地，所述寻址与控制ROM配置组采用首轮迭代译码控制表、次轮迭代译码控制表、译码判决输出控制表三表依次存储的方式，对于不同码率校验矩阵使用不同的配置表以及映射规则。

优选地，所述循环移位网络采用库函数来实现桶形移位。

优选地，所述节点更新处理单元包括：

第一减法器单元，用于将获得校验矩阵中的各行非零元素所对应的变量节点信息与校验节点信息的LLR差值，差值个数等于节点更新处理单元所处理的节点所在行的度数；

第一存储器单元，用于对输入的变量节点信息与校验节点信息的差值信息进行存储，所述差值信息包括幅度与符号；

第一选通器单元，用于对参与第一异或电路单元输出的符号与初始化值之间进行选通，该第一选通器单元每隔d_i个时钟周期工作一次，d_i对应校验矩阵第i行的度；