[发明专利]一种基于SPARC V8处理器的总线结构

说明书

技术领域

本发明涉及一种总线结构。

背景技术

随着半导体技术的飞速发展，现场可编程器件FPGA由于极大的灵活性和很好的可重构能力，正在被应用到越来越多的领域。为了更好的发挥可编程器件的灵活性，处理器跟可编程器件的组合正被大家所广泛关注和接受，这就是可重构的SoC。可重构的SoC一般是由可编程逻辑和通用处理器核组成，这样的结构允许在不改变硬件结构的前提下进行一些参数、功能和指令的更新。大家所熟知的可编程片上系统(SoPC)就是可重构SoC的一种。国产的SoPC系统将处理器、存储器和FPGA等模块通过封装集成到一起，构建成一个片上系统。它是可编程系统，具有灵活的设计方式，可裁减、可扩充、可升级，并具备软硬件的系统可编程的功能。

由于国产SoPC硬件的特殊性，是将FPGA直接通过连接线连接在SPARC V8(Scalable Proces sor Architecture V8)处理器的I/O空间上，连接线是数量有限的地址数据信号和控制信号，这就决定了无法跟常规的使用FPGA一样，根据不同逻辑使用不同的接口信号与处理器之间进行通信。当我们需要在FPGA中实现多个功能的模块时，一条外部总线就显的很必要了。

已有的总线结构不适合SPARC v8处理器的要求，而且相对来说结构复杂，对硬件要求大，不适合我们的国产SoPC硬件的平台，我们要求总线是在FPGA中实现的，所以总线上的读写时序都必须满足SPARC V8处理器I/O空间的要求，产生的中断信号也不能通过总线直接传到处理器，种种因素决定了不能完全套用现成的片外总线来完成整个系统的构成。

发明内容

本发明的目的是提供一种结构简单、实现方便的基于SPARC V8处理器的总线结构。

本发明包括如下技术方案：

一种基于SPARC V8处理器的总线结构，用于连接SPARC V8处理器和多个从设备；所述从设备是FPGA中的逻辑模块；所述总线结构包括一个用于连接SPARC V8处理器和多个从设备的总线桥；总线桥包括控制逻辑模块，地址译码模块，数据选择模块和数据通路；

地址译码模块用来选择与所述处理器进行通信的从设备，控制逻辑模块将处理器输出的地址信号传给地址译码模块，地址译码模块对所述地址信号进行译码产生选择信号，并传递给控制逻辑模块；

控制逻辑模块根据地址译码模块产生的选择信号产生从设备选择信号和多路选择器控制信号；

数据通路包括读数据寄存器、写数据寄存器和多路选择器，读数据寄存器用于存储通过多路选择器选择的从设备的数据，写数据寄存器用于存储处理器写到从设备中的数据；多路选择器受到控制逻辑模块产生的多路选择器控制信号的控制，只有被选中的从设备输出的数据才会被多路选择器选中，传输到读数据寄存器中；

数据选择模块用于暂存所述处理器数据线上的数据，控制逻辑模块控制数据选择模块进行数据的传输；当进行读操作时，控制读数据寄存器将数据传输到数据选择模块中的寄存器，从而传输给处理器；当进行写操作时，控制数据选择模块将处理器数据传输到写数据寄存器中，从而传输到从设备中；当没有读写操作时，控制逻辑模块控制数据选择模块输出高阻状态。

总线结构还包括多个接口模块，每个接口模块一端与总线桥相连，另一端与相应的从设备相连；每个接口模块的结构根据不同从设备的需要进行配置。

本发明相对于现有技术所具有的优点是：

(1)本发明的总线结构具有结构简单，实现方便，硬件开销小等特点，总线规范简洁有效，可用于软核、固核和硬核，不需要使用特殊的开发工具和目标硬件，此外它几乎兼容已有的任何逻辑综合工具；可以使处理器在不增加与外部的FPGA的连接线的情况下，实现对多种外部设备的控制和管理。

(2)具有接口模块的总线结构能够将不同从设备输出的信号转换成统一的信号，接口模块的具体结构可以根据从设备的需要进行灵活地配置。减少了系统集成中的问题，提高了从设备的可重用性、可移植性和可靠性。

(3)本发明可以在很大程度上解决用户系统搭建上遇到的问题，提高开发速度，缩短系统的开发周期，可以满足不同用户在不同的方面的要求，极大的丰富系统的多样性。

附图说明

图1为SoPC系统结构图；

图2为本发明总线桥结构图；

图3为本发明接口模块结构图；

图4为本发明总线结构读周期时序图；

图5为本发明总线结构写周期时序图。

具体实施方式