[发明专利]一种基于SON的1T-DRAM结构及其制备方法

说明书

技术领域

本发明涉及一种1T-DRAM（one transistor dynamic random access memory单晶体管动态存储单元）结构及其制备方法，尤其是一种基于SON（Silicon On Nothing）的1T-DRAM结构及其制备方法。

背景技术

随着半导体集成电路器件特征尺寸的不断缩小，传统1T（单晶体管）/1C（单电容） embedded DRAM（嵌入式动态存储单元）单元为了获得足够的存储电容量（一般要求30fF/cell），其电容制备工艺（stack capacitor或者deep-trench capacitor）将越来越复杂，并且与逻辑器件工艺兼容性越来越差。因此，与逻辑器件兼容性良好的无电容DRAM（Capacitorless DRAM）将在超大规模集成电路（VLSI）中高性能embedded DRAM领域具有良好发展前景。其中 1T-DRAM因其元件尺寸（cell size）只有4F2而成为目前无电容 DRAM的研究热点。

 1T-DRAM一般为一个SOI（Silicon On Insulator）浮体（floating body）晶体管，当对其体区充电，即体区空穴的积累来完成写“1”，这时由于体区空穴积累而造成衬底效应，导致晶体管的阈值电压降低。当对其体区放电，即通过体漏PN结正偏将其体区积累的空穴放掉来完成写“0” ，这时衬底效应消失，阈值电压恢复正常。开启电流增大。而读操作是读取该晶体管开启状态时的源漏电流，由于“1”和“0”状态的阈值电压不同，两者源漏电流也不一样，当较大时即表示读出的是“1”，而较小时即表示读出的是“0”。

1T-DRAM的工作特性在以下论文中有详细描述：Ohsawa, T.; et al. Memory design using a one-transistor gain cell on SOI, Solid-State Circuits, IEEE Journal, Nov 2002, Volume: 37 Issue:11 , page: 1510 - 1522

根据写“1”操作方法的不同，1T-DRAM可以分为两类，一类采用晶体管工作于饱和区时通过碰撞电离（impact-ionization）在体区积累空穴，一类采用GIDL效应在体区积累空穴。采用碰撞电离效应的1T-DRAM是目前1T-DRAM的研究热点。

目前，研究得最多的1T-DRAM是基于SOI的结构，由于SOI结构埋氧层的存在，可以有效实现体区空穴积累，增大了读“0”和读“1”之间输出电流差额，即增大了信号裕度（margin）。但基于SOI结构的1T-DRAM存在一个SOI器件普遍的问题，即自加热效应，由于SiO2的热导率远低于Si的热导率，这种浮体式（Floating Body）的1T-DRAM器件存在不易散热的问题。

为了克服自加热效应，有人提出新型的1T-DRAM结构，不再使用SOI衬底，而使用体硅衬底，在体硅衬底中制备N阱区埋层，这样有效克服了自加热效应。但这种结构存在如下问题：

1、N阱区（NWell）埋层需要引出接正电压，以使1T-DRAM的P型体区和N阱区埋层所存在的PN结反偏，但如果正电压过高，又会造成N阱区埋层和源漏区域的N+连通，造成1T-DRAM器件失效。

2、由于体区空穴积累在对衬底一边是依靠一个反偏的PN结来抑制空穴流失，而PN结存在反偏漏电流，这种空穴流失抑制效果不如SOI结构来得好，从而减小了保持时间（retention time）。

针对VLSI中高性能embedded DRAM领域具有良好发展前景的无电容1T-DRAM单元结构，利用发明人原先发明的一种具有自对准空洞层的SON CMOS制备方法（见中国专利申请号201110123708.2），提出一种新型的基于SON的1T-DRAM单元结构及其工艺制备方法。由于栅极下空洞层的存在，与基于SOI的1T-DRAM单元结构具有同样的空穴积累效果，同时由于源漏端与衬底相连，有效克服了SOI器件的自加热效应。

发明内容

针对现有的无电容1T-DRAM所存在的上述问题，本发明提供一种基于SON（Silicon On Nothing）的1T-DRAM结构及其制备方法。

本发明解决技术问题所采用的技术方案为：

一种具基于SON的1T-DRAM的制备方法，其中，具体步骤包括：

步骤a、于一掺杂三价元素的元素半导体衬底上形成一化合物半导体层；