[发明专利]一种形成浅沟槽隔离的方法

说明书

技术领域

本发明涉及一种工艺方法，尤其涉及一种形成浅沟槽隔离的方法。

背景技术

随着集成电路半导体关键尺寸的逐渐缩小，半导体集成电路中器件与器件的隔离技术也由原来的硅局部氧化隔离发展为浅沟槽隔离。

典型的浅沟槽隔离结构包括形成于衬底的沟槽以及填充于沟槽中的绝缘介质，其中绝缘介质一般为氧化硅。

由于高密度等离子体（High Density Plasma，简称HDP）化学气相沉积（Chemical Vapor Deposition，简称CVD，）法具有溅射（Sputtering，简称S）与淀积（Deposition，简称D）两个功能，因此在进行淀积的同时，也会进行对淀积物剥离。

通过调整溅射与淀积的比例，可以控制该制程的填充能力。具有较高溅射与淀积设定的高密度等离子体化学气相沉积制程其填充能力较强，但是却有着对硅有源区等离子体损伤的风险，尤其是对于相对隔离的硅有源区；具有较低溅射与淀积设定的高密度等离子体化学气相沉积制程虽然对硅有源区的等离子体损伤小，然而却不能很好的满足填充的要求，容易在沟槽中形成空洞。

然而在实际的半导体生产过程中，随着半导体关键尺寸的逐渐减小，浅沟槽隔离的深宽比（Aspect Ratio，AR）也逐渐增加，对高密度等离子体化学气相沉积的填充能力要求也越来越高。因此，人们不得不用比较高的溅射与淀积比例设定的化学气相沉积制程进行填充，然而，考虑到对硅有源区等离子体损伤的风险，又不得不严格控制溅射与淀积的比例设定。

到了65nm技术节点以下，高密度等离子体化学气象沉积制程几乎已经没有什么工艺窗口来满足无空洞填充和无硅损伤的近乎苛刻的要求了。

发明内容

发明公开了一种形成浅沟槽隔离的方法。用以解决现有技术中在进行填充的时候却不能很好的满足填充的要求，容易在沟槽中形成空洞的问题。

为实现上述目的，发明采用的技术方案是：

一种形成浅沟槽隔离的方法，包括：首先铺设一层硅基底，在所述硅基底上淀积垫氧化硅层，在所述垫氧化硅层的上表面淀积垫氮化硅层，形成所要被加工的原器件，其中，还包括：对所述原器件进行密集沟槽与疏松沟槽的填充，其填充密集沟槽与疏松沟槽分二个工艺步骤完成，其工步如下：

第一工步包括在对原器件的上表面进行覆盖一层光阻，并在所要填充密集沟槽的区域，对原器件进行密集沟槽的刻蚀，使所刻蚀的密集沟槽穿过垫氮化硅层与垫氧化硅层，在硅基底中形成密集沟槽，再将所述垫氮化硅层上所加工过的光阻完全移除，之后在所述垫氮化硅层上淀积一层氧化硅，并使用氧化硅对密集沟槽中的空间完全填充，再将位于垫氮化硅层以上的氧化硅完全去除；

之后进行第二个工步，之前首先进行对垫氮化硅层上淀积一层新的光阻，并在所要填充疏松沟槽的区域，对原器件进行疏松沟槽的刻蚀，使所刻蚀疏松沟槽穿过垫氮化硅层与垫氧化硅层，并在硅基底中形成疏松沟槽，之后在所述垫氮化硅层淀积一层氧化硅，并使氧化硅对疏松沟槽中的空间完全填充，再将位于垫氮化硅层以上的氧化硅完全去除；

上述的工艺方法，其中，在所述第一个工步中进行对淀积氧化硅于密集沟槽中的空间完全填充时溅射的比例大于所述第二个工步中进行对氧化硅淀积于疏松沟槽中的空间完全填充时溅射的比例。

上述的工艺方法，其中，所述淀积为化学气相淀积工艺。

上述的工艺方法，其中，所述氧化硅完全去除的方式为对研磨去除。

本发明中一种形成浅沟槽隔离的方法，采用了如上方案具有以下效果：

1、有效的通过对原器件中密集沟槽与疏松沟槽的分步填充，并使在填充密集沟槽时的溅射与淀积的比例大于在填充疏松沟槽时的溅射与淀积比例；

2、同时扩大了高密度等离子体化学气相沉积的工艺，达到填充无空洞与等离子体无损伤的有益效果。

附图说明

通过阅读参照如下附图对非限制性实施例所作的详细描述，发明的其它特征，目的和优点将会变得更明显。

图1-9所示为本发明一种形成浅沟槽隔离的方法的工艺步骤示意图。

如图序号：硅基底1、氧化硅层2、氮化硅层3、密集沟槽4、疏松沟槽5、光阻6、氧化硅7、密集沟槽的区域10、疏松沟槽的区域11。

具体实施方式

为了使发明实现的技术手段、创造特征、达成目的和功效易于明白了解，下结合具体图示，进一步阐述本发明。