[发明专利]一种半导体器件的制造方法

说明书

技术领域

本发明涉及半导体技术领域，更具体地，涉及利用硅外延技术填充沟槽的一种半导体器件的制造方法。 

背景技术

众所周知，功率半导体器件是电力电子应用产品的基础。近年来，由于需求旺盛，因此发展很迅速。随着技术的发展，体积逐渐变小、重量更轻、安全可靠性更高、更加节能。半导体功率器件又称为电子电力器件，包括功率分立器件和功率集成电路，用于对电流、电压、频率、相位、相数进行变换与控制，以实现整流(AC/DC)、逆变(DC/AC)、斩波(DC/DC)、开关、放大等各种功能，是能耐受高压或者承受大电流的半导体分立器件和集成电路。 

功率半导体器件一般都是起到开关作用，因为在“开”、“关”两个状态下，半导体器件功率损耗比较小。因此，半导体功率器件在系统中的地位相当于为整个系统“供血”的“心脏”，其广泛应用在通信、消费电子、汽车、计算机与工业控制领域。 

从产品结构上分类，功率半导体器件可分为二极管、三极管、功率晶体管与晶闸管，其中功率晶体管以其优异性能，正逐渐成为功率半导体器件的主流。功率晶体管又可分为MOSFET与IGBT两大类，其中MOSFET按结构又可分为VDMOSFET与LDMOSFET两种，而由于LDMOSFET相比VDMOSFET其占用芯片的面积比较大，所以集成度不是很高，因此VDMOSFET正成为功率晶体管研究开发的潮流。 

从工作原理上，VDMOSFET实际上就等于MOSFET加上JFET，而 N漂移区相当于JFET的沟道，因此N漂移区的宽度、掺杂浓度、内部缺陷等因素对器件性能的影响较大。因为N漂移区的电阻率较高，而且P区下面有的部分未导电，故导通电阻仍然比较大，影响输出功率；P-N结的耐压以及表面击穿对器件的影响较大。 

击穿电压(V_BD)和导通电阻(R_ON)是设计功率MOSFET器件必须考虑的两个主要参数。击穿电压随耗尽层(外延层)电阻率的降低而迅速下降，而导通电阻主要有外延层的电阻率来决定。耗尽层中的掺杂浓度越高，导通电阻(R_ON)降低，但同时击穿电压(V_BD)也降低；反之，耗尽层中的掺杂浓度越低，虽然耗尽层中的载流子数量降低会提高击穿电压(V_BD)，导通电阻(R_ON)也因此而随之提高。二者是相互矛盾的，即如果要获得比较高的击穿电压，则导通电阻也会很高；如果要导通电阻低，则击穿电压也会很低。导通电阻受击穿电压限制而存在一个极限，称之为“硅限”(Silicon Limint)而无法降低，因此，有人提出了“超结理论”(Super Junction Theory)，即采用多个PN交替排布结构代替传统功率器件中低掺杂漂移层作为电压的支持层。因此这种PN交替排布的MOSFET器件也称为“超级结”MOSFET。该“超级结”MOSFET半导体器件中外延层中的P柱具有较大的“深宽比”，即：P柱的深度大于宽度。 

在“超级结”MOSFET中，其衬底的外延层被设置成交替排布设置的N型漂移区和P型隔离区。将每一个P型隔离区设置在相邻的N型漂移区之间以形成P-N结。当MOSFET处于导通状态，漂移电流流经N型漂移区。相反，如果MOSFET处于截止状态，耗尽层从N型漂移区和P型隔离区之间的每一个P-N结扩展到N型漂移区中。在这种情况下，由于通过从P型隔离区的纵向两侧横向扩展耗尽区的最外端可以加速耗尽，所以将P型隔离区同时耗尽。因此，MOSFET的击穿电压(V_BD)变高。此外，通过增加N型漂移区的杂质浓度也可以降低MOSFET的导通电阻(R_ON)。