[发明专利]通过高热膨胀系数(CTE)层降低晶圆变形

说明书

技术领域

本发明涉及一种半导体器件及其制造方法，具体的说，涉及通过高热膨胀系数层降低晶圆变形。

背景技术

近年来，半导体集成电路(IC)工业经历了快速增长。IC材料和设计中的技术进步产生了各种类型的提供不同目的的ICs。一些类型的ICs的制造可能需要在衬底上形成III-V族的层，例如在衬底上形成氮化镓层。这些类型的IC器件可能包括例如发光二极管(LED)器件，射频(RF)器件，和大功率半导体器件。

通常生产者在蓝宝石衬底上形成III-V族的层。但是蓝宝石衬底很昂贵。因此，一些生产者尝试在相对便宜的硅衬底上形成III-V族的层。然而，在硅衬底上形成III-V族的层的现有方法可能导致晶圆弯曲或变形，尤其是当制造涉及剧烈的温度变化时。晶圆变形可能导致晶圆缺陷，该晶圆缺陷会降低产量和削弱器件性能。

因此，虽然在硅衬底上形成III-V族的层的现有方法大体上满足其预期目的，但是这些方法不是在每个方面都令人满意。

发明内容

针对现有技术的缺陷，本发明提供了一种方法，包括：提供具有相对的第一侧面和第二侧面的晶圆；在所述晶圆的所述第一侧面上方形成层，所述层的热膨胀系数(CTE)比所述晶圆的热膨胀系数高；以及在所述晶圆的所述第二侧面上方形成III-V族的层，所述III-V族的层的热膨胀系数比所述晶圆的热膨胀系数高。

根据本发明所述的方法，其中所述晶圆包括硅(111)表面。

根据本发明所述的方法，其中形成所述热膨胀系数比所述晶圆的热膨胀系数高的层，使得所述层的厚度小于约2微米。

根据本发明所述的方法，其中使用外延工艺实施所述III-V族的层的形成，所述外延工艺的工艺温度范围在约800℃到约1400℃；以及进一步包括：形成所述III-V族的层之后，冷却所述III-V族的层和所述晶圆到约20℃到约30℃的温度范围。

根据本发明所述的方法，其中以某种方式实施所述III-V族的层的形成使得所述III-V族的层包括氮化镓材料。

根据本发明所述的方法，其中形成所述热膨胀系数比所述晶圆的热膨胀系数高的层，使得所述层包括选自由氮化硅，玻璃，和碳化硅组成的组的材料。

根据本发明所述的方法，其中所述热膨胀系数比所述晶圆的热膨胀系数高的层的形成包括：将掺杂的玻璃衬底与所述晶圆接合；以及随后减薄所述掺杂的玻璃衬底，所述掺杂的玻璃衬底是热膨胀系数比所述晶圆的热膨胀系数高的层。

根据本发明所述的方法，还包括：在形成所述III-V族的层之前，在所述晶圆的所述第二侧面上方形成缓冲层，所述缓冲层的热膨胀系数高于所述晶圆的热膨胀系数但是低于所述III-V族的层的热膨胀系数；以及其中所述III-V族的层形成在所述缓冲层上。

根据本发明所述的方法，其中所述热膨胀系数比所述晶圆的热膨胀系数高的层的形成在所述缓冲层的形成之后但是在所述III-V族的层的形成之前。

根据本发明所述的一种制造半导体器件的方法，包括：提供具有相对的第一侧面和第二侧面的硅衬底，所述第一侧面和所述第二侧面的至少之一包括硅(111)表面；在所述硅衬底的所述第一侧面上形成高热膨胀系数(CTE)层，所述高热膨胀系数层的热膨胀系数大于硅的热膨胀系数；在所述硅衬底的所述第二侧面上方形成缓冲层，所述缓冲层的热膨胀系数大于硅的热膨胀系数；以及在所述缓冲层的上方形成III-V族的层，所述III-V族的层的热膨胀系数大于所述缓冲层的热膨胀系数。

根据本发明所述的方法，其中：形成所述高热膨胀系数层，使得所述高热膨胀系数层包括选自由氮化硅，掺杂的玻璃，和碳化硅组成的组的材料；以及形成所述III-V族的层，使得所述III-V族的层包括氮化镓材料。

根据本发明所述的方法，其中形成所述高热膨胀系数层，使得所述高热膨胀系数层的厚度在约0.5微米到约2微米的范围内。

根据本发明所述的方法，其中形成所述高热膨胀系数层，使得所述高热膨胀系数层的热膨胀系数大于约3×10-6/℃。

根据本发明所述的方法，其中所述缓冲层的形成以某种方式实施使得：所述缓冲层包括多个层，并且所述缓冲层的热膨胀系数在从约3.8×10-6/℃到约4.5×10-6/℃的范围内。

根据本发明所述的方法，其中使用外延生长工艺形成所述III-V族的层，所述外延生长工艺在约800℃到约1400℃的温度范围内实施；以及还包括：在所述外延生长工艺实施之后，冷却所述III-V族的层和所述硅衬底到约室温。