[发明专利]制作半导体器件的方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种制作半导体器件的方法。

背景技术

随着栅极尺寸缩短至几十纳米，栅氧化物层的厚度降至3nm以下，引发了栅极电阻过大、栅泄漏增大以及多晶硅栅出现空乏现象等问题。因此，人们又将目光重新投向金属栅极技术，金属栅极技术采用具有较低电阻的金属作为栅极，并且采用具有较大介电常数的材料作为栅介电层。

金属栅极技术包括先形成栅（Gate-first）工艺和后形成栅（Gate-last）工艺。Gate-first工艺是指在对硅片进行漏/源区离子注入以及随后的高温退火步骤之前形成金属栅极，Gate-last工艺则与之相反。由于Gate-first工艺中金属栅极需经受高温工序，因此该工艺可能会引起热稳定性、阈值电压漂移和栅堆叠层再生长等问题，这对于PMOS来说是非常严重的问题。

在Gate-last工艺中，由于N型晶体管和P型晶体管需要由不同的功函数金属层，因此，通常需要分别形成N型晶体管的金属栅极和P型晶体管的金属栅极。图1A-1D为采用现有技术的Gate-last工艺形成半导体器件过程中各步骤的剖视图。如图1A所示，提供半导体衬底100。半导体衬底100上形成有用于形成N型金属栅极的第一伪栅极101和用于形成P型金属栅极的第二伪栅极102。在半导体衬底300上以及第一伪栅极101和第二伪栅极102的两侧还形成有应力层103。在应力层103上形成有层间介电层104。如图1B所示，去除第二伪栅极102，以形成第二填充开口105。如图1C所示，在第二填充开口105内形成P型金属栅极106，P型金属栅极106的材料可以为铝。如图1D所示，去除第一伪栅极101，以形成第一填充开口107。然后，在该第一填充开口107内填充金属即可以形成N型金属栅极。

然而，在P型金属栅极106形成之后，需要去除第一伪栅极101以形成第一填充开口107，并且在第一填充开口107内填充金属之前还需要对进行清洗步骤。在这些过程中，刻蚀气体和/或清洗溶液很容易损坏P型金属栅极106，而导致整个半导体器件失效。

因此，目前急需一种制作半导体器件的方法，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明提出了一种制作半导体器件的方法，包括：a）提供半导体衬底，所述半导体衬底上形成有用于形成N型金属栅极的第一伪栅极和用于形成P型金属栅极的第二伪栅极，所述半导体衬底上还形成有包围所述第一伪栅极和所述第二伪栅极的层间介电层；b）去除所述第一伪栅极和所述第二伪栅极中的一个以形成第一填充开口，并在所述第一填充开口内形成第一金属栅极；c）在所述第一金属栅极上形成保护层；d）去除所述第一伪栅极和所述第二伪栅极中的另一个以形成第二填充开口；以及e）在所述第二填充开口内形成第二金属栅极，并去除所述保护层。

优选地，所述保护层的材料为金、银、钌、铑、钯、锇、铱和铂中的一种或多种。

优选地，所述保护层的材料为钌。

优选地，所述c）步骤中形成所述保护层的方法为气相沉积法，且所述气相沉积法中使用的反应物为相对于伪栅极和所述层间介电层更易于在金属栅极表面反应并形成金属层的前驱体。

优选地，所述气相沉积法采用的前驱体为二环戊二烯合钌、三(2,2,6,6-四甲基-3,5-庚二酮)钌和/或三(N, N’-二异丙基乙酰亚胺)钌(III)。

优选地，所述气相沉积法为原子层沉积法。

优选地，使用所述原子层沉积法形成所述保护层时的沉积温度为200-400^oC。

优选地，使用所述原子层沉积法形成所述保护层时的沉积速率为0.5-0.9埃/周期。

优选地，所述保护层的厚度为30-200埃。

优选地，所述d）步骤中采用的方法为毯式刻蚀法。

综上所示，本发明的方法通过在先形成的金属栅极表面形成保护层来保护该金属栅极在后续的刻蚀工艺和清洗工艺中免受损伤，因此可以有效地避免半导体器件失效。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。在附图中，