[发明专利]用于形成自对准通孔的T形金属硬掩膜

说明书

技术领域

本发明涉及半导体制造工艺，具体而言涉及一种用于形成自对准通孔的T形金属硬掩膜的制作方法。

背景技术

在金属互连工艺中，需要形成沟槽和通孔，用于填充互连金属。由于光刻分辨率的限制，在形成所述通孔时，可以采用自对准通孔（SAV）工艺来扩大光刻的工艺窗口。

如图1A所示，在自对准通孔工艺中，通常使用金属硬掩膜层103作为形成自对准通孔104时的蚀刻停止层，所述金属硬掩膜层103的材料通常为TiN，所述自对准通孔104位于形成于金属导线层101上的低k介电层102中;所形成的用于填充互连金属的通孔105如图1B所示，以同金属导线层101形成接触。所述金属硬掩膜层103的材料TiN对于作为所述低k介电层102材料的氧化物而言，具有很高的蚀刻选择比，从而可以很好地控制用于填充互连金属的通孔105的形成。但是，由于形成的所述TiN的厚度很薄，在蚀刻所述TiN下方的低k介电层时，所述TiN的边缘也会被蚀刻掉，进而影响形成的所述通孔105的特征尺寸，如图1C所示。

因此，需要提出一种方法，以解决上述问题。

发明内容

针对现有技术的不足，本发明提供一种用于形成自对准通孔的T形金属硬掩膜的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有绝缘层；在所述绝缘层上依次沉积第一金属硬掩膜层和第二金属硬掩膜层，所述第一金属硬掩膜层的被蚀刻率大于所述第二金属硬掩膜层的被蚀刻率；蚀刻所述第二金属硬掩膜层和所述第一金属硬掩膜层，以形成所述T形金属硬掩膜。

进一步，所述绝缘层为具有低介电常数的材料层。

进一步，所述第一金属硬掩膜层的材料为Al，所述第二金属硬掩膜层的材料为TiN。

进一步，所述第一金属硬掩膜层的材料为掺杂的TiN，所述第二金属硬掩膜层的材料为TiN。

进一步，采用离子注入工艺实施所述掺杂。

进一步，所述掺杂的元素为碳或铜。

进一步，所述第二金属硬掩膜层的厚度为所述T形金属硬掩膜层的厚度的三分之一至二分之一。

进一步，所述第二金属硬掩膜层与所述第一金属硬掩膜层的厚度总和为100-500埃。

进一步，所述蚀刻为干法蚀刻。

本发明还提供一种用于形成自对准通孔的T形金属硬掩膜的制造方法，包括：提供半导体衬底，在所述半导体衬底上形成有绝缘层；在所述绝缘层上形成一牺牲层；在所述牺牲层中形成至少两个T形沟槽；沉积一金属硬掩膜层，以填充所述T型沟槽；研磨所述金属硬掩膜层，直至露出所述牺牲层；去除所述牺牲层，以形成所述T形金属硬掩膜。

进一步，所述绝缘层为具有低介电常数的材料层。

进一步，所述T型沟槽顶部的凹槽的深度为整个T型沟槽深度的三分之一至二分之一。

进一步，所述T型沟槽的深度为100-500埃。

进一步，所述金属硬掩膜层的材料为TiN。

进一步，所述金属硬掩膜层的材料为BN。

进一步，所述牺牲层的材料为氮化硅。

本发明还提供一种用于形成自对准通孔的T形金属硬掩膜，所述T形金属硬掩膜由上述方法的任意一种形成。

根据本发明，在形成用于填充互连金属的通孔时，蚀刻所述金属硬掩膜层之后，所留下的所述金属硬掩膜层呈T型，从而可以更好地控制后续自对准通孔的形成。 

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：

图1A-图1C为采用自对准通孔工艺形成用于填充互连金属的通孔的示意性剖面图；

图1D为本发明提出的用于形成自对准通孔的T形金属硬掩膜的示意图。

图2A-图2B为采用第一种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的各步骤的示意性剖面图；

图3A-图3D为采用第二种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的各步骤的示意性剖面图；

图4A-图4F为采用第三种方式制作本发明提出的用于形成自对准通孔的T形金属硬掩膜的各步骤的示意性剖面图。

具体实施方式

在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。