[发明专利]一种具有同步校正功能的多通道高速数据采集系统

说明书

技术领域

本发明属于数字采集技术领域，更为具体地讲，涉及一种具有同步校正功能的多通道高速数据采集系统。

背景技术

数据采集系统广泛地应用于电子测量、通信、雷达、航空航天、工业等各个领域，而多通道数据采集系统亦日益成为发展的一种趋势。同步性对于采集数据的精确性而言，具有至关重要的作用，多通道数据采集系统要求各通道的数据采集具有良好的同步精度。

1、目前多通道数据采集系统的原理

目前多通道数据采集系统的结构如图1所示，有n个通道，即CH_1～n，各通道ADC的采样率比较低，一般仅为几百MSPS，通常小于250MSPS。各通道的数据同步时钟ch1_syn_clk、ch2_syn_clk、......、chn_syn_clk为系统采样时钟sclk的扇出，由于ADC的采样率比较低，各通道信号ch1_sig、ch2_sig、......、chn_sig在各种的ADC中进行采样，输出仅为一路数据，然后在数据同步时钟ch1_syn_clk、ch2_syn_clk、......、chn_syn_clk的控制下，存入FPGA中的缓冲寄存器，即Buffer中。

在已有的多通道数据采集系统中，都不可避免地存在同步误差问题。在低采样率的多通道数据采集系统中，同步误差要求较低，只要处理好采样时钟，基本都能满足要求。

当前被采用较多的、传统的多通道采集系统，其采样的速率一般都比较低，相对于高速信号而言，其同步误差较大，不能满足同时对多个高速信号进行采样，且需采用同源采样时钟。

2、多通道高速数据采集系统

随着科技和工程应用的不断发展，对于数据采集系统的采集速率的要求越来越高。伴随着新的芯片工艺的发展，ADC的采样速率也不断地提高，这为数据采集系统速率的不断提高提供了最基本的保证。与此同时，随着采集速率的提升，在多通道高速数据采集系统，或者说在有N个通道，每个通道数据采集速率高达2GSPS以上的系统中，ADC采集到的数据采用多路输出(如四路数据)，故而多通道采集系统采用并行存储。由于数据同步时钟存在±1个时钟周期的误差，表现为相对时序上出现若干个采样点的位置偏差。

图2是两通道输入实际波形相对位置图，图3是通道间同步误差相对较大情况下采集到的波形相对位置图。

以双通道为例，如图2、3所示，ch1_sig、ch2_sig表示输入的两个信号。因为多通道高速数据采集系统系统采用并行存储，使得误差得以扩大。实际波形相对位置如图1所示，而实际得到的波形如图3所示。图3(a)中，通道1输入的信号波形先于通道2，其同步误差约为2.8ns，图3(b)中，通道2输入的信号波形先于通道1，其同步误差约为3ns。

如图2、3所示，在多通道高速数据采集系统中，通道间同步误差往往是几个纳秒(ns)，要求更小的同步误差，只是单纯处理好采样时钟，已经不能满足要求，多通道输入信号的数据同步问题已经成为制约着多通道高速数据采集系统技术指标提升的主要原因。

发明内容

本发明的目的在于克服现有技术的不足，提供一种同步误差更小的具有同步校正功能的多通道高速数据采集系统，以提高通道间同步精度指标。

为实现上述发明目的，本发明具有同步校正功能的多通道高速数据采集系统，包括n个数据采集通道，每个数据采集通道的ADC对输入各种通道的信号进行采集，输出L路数据，并产生相应的数据同步时钟；每个数据采集通道的缓冲寄存器在各自通道ADC产生的数据同步时钟控制下，对各自通道采集的L路数据进行缓存；各个数据采集通道产生的数据同步时钟具有相同的频率

其特征在于，还包括一个同步参考信号发生器，用于产生快沿同步参考信号，并分别送往各通道中，同步参考信号送往各通道的延迟相等，保证同步参考信号同时到达各通道；

每个数据采集通道还包括有一时间数字转换器，用于测量出同时到达各通道的同步参考信号的上升沿与之后的各通道的第一个数据同步时钟的上升沿之间的时间间隔Δt_ch，其中ch＝1，2...，n；

每个通道首先计算同步参考信号上升沿到来时所对应的采样点位置P_ch：