[发明专利]改善硅通孔横向开口的干法刻蚀方法

说明书

技术领域

本发明涉及半导体制造领域，特别是涉及一种改善硅通孔横向开口的干法刻蚀方法。

背景技术

硅通孔(through silicon via)工艺是一种新兴的集成电路制作工艺，它可将制作在硅片上表面的电路通过硅通孔中填充的金属连接至硅片背面，结合三维封装工艺，使得IC布局从传统二维并排排列发展到更先进的三维堆叠，这样元件封装更为紧凑，芯片引线距离更短，从而可以极大地提高电路的频率特性和功率特性。

目前，在硅通孔制作中，需要通过先进的干法刻蚀工艺，在硅基体中制作出具有极大深宽比(有的甚至达到50～75)的深孔或深沟槽，深孔或深沟槽的深度大致在100微米或以上。由于深孔或深沟槽的深宽比过大，干法刻蚀的时间长和能力强，导致侧壁的聚合物不够，因此，会在介质层和硅通孔之间形成横向开口，从而在后续金属物填充深孔或深沟槽时会出现缝隙或者空洞。

发明内容

本发明要解决的技术问题是提供一种改善硅通孔横向开口的干法刻蚀方法，它可以减小硅通孔的横向开口。

为解决上述技术问题，本发明的改善硅通孔横向开口的干法刻蚀方法，包括以下步骤：

1)在二氧化硅介质层层间膜上涂布光刻胶，图形曝光，定义出硅通孔的尺寸大小；

2)预淀积一层聚合物；

3)预刻蚀，在步骤2)预淀积的聚合物表面打开缺口；

4)在深沟槽侧壁和底部淀积一层聚合物；

5)利用高能量等离子体，进行第一次深沟槽干法刻蚀，打开深沟槽底部的聚合物；

6)利用低能量等离子体，进行第二次深沟槽干法刻蚀；

7)循环进行步骤4)至6)，直至达到所要求的硅通孔深度。

本发明通过三步淀积刻蚀交替循环干法刻蚀工艺(BOSCH)，控制了硅通孔的横向开口，使介质层的尺寸不会小于阶梯状硅通孔的尺寸，从而在满足设计所需的较大深度的同时，保证了硅通孔的高深宽比，进而保证了后续金属物填充后的电路的性能。

附图说明

图1是采用现有的干法刻蚀工艺形成的硅通孔示意图。

图2是本发明的干法刻蚀方法流程图。

图3是采用本发明的干法刻蚀方法形成的硅通孔示意图。

具体实施方式

为对本发明的技术内容、特点与功效有更具体的了解，现结合图示的实施方式，详述如下：

请参考图2所示，本发明的改善硅通孔横向开口的干法刻蚀方法，其具体工艺步骤如下：

步骤1，在二氧化硅介质膜上涂布光刻胶，光刻胶的厚度要尽量厚(一般在3微米以上)，以保证足够抵挡后续的干法刻蚀；图形曝光，定义出硅通孔的尺寸大小。

步骤2，在100～250毫托下，预淀积一层聚合物，以保护后续刻蚀时的深沟槽侧壁。该步骤中，沉淀气体以气体C₄F₈为主，上部电极功率为500～1000W，下部电极功率为-50V～-200V。

步骤3，进行预刻蚀，在步骤2预淀积的聚合物表面打开缺口，以利于后续主刻蚀的进行。该步骤中，刻蚀气体以气体CF₄为主。上部电极功率为800～2000W，下部电极功率为-100V～-300V，压力为100～250毫托。

步骤4，在深沟槽侧壁和底部淀积一层聚合物。沉淀气体以C₄F₈气体为主，且一般采用较高的100～250毫托，上部电极功率为500～1000W，下部电极功率为-50V～-200V，以控制聚合物生长的均匀性，使深沟槽侧壁的厚度较厚，以控制硅通孔的横向尺寸。

步骤5，利用高能量等离子体(以保证不会因硅通孔深宽比过大而刻蚀不下去)，进行第一次深沟槽的各向异性干法刻蚀，打开深沟槽底部的聚合物。刻蚀气体以SF₆为主。上部电极功率为1500～4000W，下部电极功率为-200V～-500V，压力为100～150毫托。

由于该步的刻蚀速率比较快，深沟槽侧壁的聚合物也可能被刻蚀掉一部分，因此，这步刻蚀的时间以刚好打开深沟槽底部沉积的聚合物为最佳点。时间长了会导致硅通孔横向尺寸扩大，时间短了，则会由于深沟槽底部聚合物没有被完全打开(即硅通孔没有被打开)而导致刻蚀终止。