[发明专利]提取寄生参数的方法及系统

说明书

技术领域

本发明涉及集成电路设计自动化领域，更具体地说，涉及一种寄生参数 提取的方法及系统。

背景技术

互连线的设计是集成电路设计中一个重要的环节，随着集成电路制造工 艺进入65-45nm工艺节点之后，由于曝光所用的光波长远远大于物理版图设计 的理想图形的尺寸和图形之间的间距，光波的干涉和衍射效应使得实际光刻 产生的为物理图形和物理版图设计的理想图形之间存在很大的差异，实际图 形的形状和间距发生很大的变化，甚至影响电路的性能，因此，在互连线(金 属层)实现电连接功能的同时，需要考虑电路正常工作情况下互连线之间的 电磁耦合寄生效应(parasitic effect)。

考虑到互连线寄生效应对电路的影响，在集成电路设计的流程中，有一 个寄生参数提取的步骤，通过该寄生参数提取步骤提取出布线后的等效电路 元件模型(寄生参数)，然后将他们返回到电路设计中，从而进一步对带有 寄生参数的电路进行更精确的仿真或可靠性分析，以提高该电路设计的性能。

目前，为了精确提取寄生参数，主要是通过在寄生参数提取之前对物理 版图掩膜做三维光刻仿真，然后利用三维寄生参数引擎，再对三维光刻仿真 得到的三维图像精确提取寄生参数。

然而，目前的集成电路设计在规模上呈现系统级芯片(SOC)和网络级 芯片(NOC)趋势，芯片上器件数达到亿级、十亿级、甚至百亿量级，金属 互联线的数量更在器件数量的几倍以上，其对应的物理版图数据达到几十个 Gb(10⁹比特)，甚至几百Gb，利用现有技术进行全芯片的三维光刻仿真和三 维寄生参数提取速度极慢，在实际应用中根本不可行，而寄生参数提取的速 度是影响集成电路设计周期的重要因素之一，传统的串行和并行寄生参数提 取需要对集成电路版图的每一微小区域作出详细的复杂仿真计算，因此速度 比较慢，制约了设计效率的提高。

发明内容

本发明实施例提供一种提取寄生参数的方法及系统，通过合并寄生参数 提取任务，减少集成电路版图中寄生参数的提取数量，提高提取速度和效率。

为实现上述目的，本发明实施例提供了如下技术方案：

一种提取寄生参数的方法，包括：

将集成电路设计的版图划分为多个子区域；

将几何同构的子区域置于同一个同构列表中；

对每个同构列表中的至少一个子区域进行寄生参数的提取；

根据同构列表中子区域间的几何关系和已提取的子区域的寄生参数，计 算得到同构列表中其他子区域的寄生参数；

将各个子区域的寄生参数合并，以得到整个集成电路设计的寄生参数。

可选地，所述子区域的划分步骤包括：

将所述集成电路版图划分为M行×N列个矩形的内区域；

将所述内区域的边框向与其相邻的内区域延伸一部分形成外边框区域， 所述内区域与外边框区域构成一个子区域。

可选地，根据同构列表中子区域间的几何关系和已提取的子区域的寄生 参数，计算得到同构列表中其他子区域的寄生参数的步骤为：根据同构列表 中子区域间的几何关系和已提取的子区域中的内区域部分的寄生参数，计算 得到同构列表中其他子区域中的内区域的寄生参数；将各个子区域的寄生参 数合并的步骤为：将各个子区域中的内区域的寄生参数合并，以得到整个集 成电路设计的寄生参数。

可选地，所述将几何同构的子区域置于同一个同构列表中的步骤包括： 根据子区域内的图形的几何数据之间是否存在几何同构关系，判断各个子区 域内的图形是否几何同构，将几何同构关系的子区域置于同一个同构列表中， 所述几何同构关系包括相同、角度旋转或镜像。

可选地，根据子区域内的图形的几何数据之间是否存在几何同构关系， 判断各个子区域内的图形是否几何同构，将几何同构关系的子区域置于同一 个同构列表中，的步骤包括：

确定各子区域的原点；

确定各子区域内的图形相对于原点的相对坐标；

将各子区域内的相对坐标顺序排列，以形成子区域内图形的几何数据；

判断各子区域间的几何数据是否存在相同、角度旋转、镜像或平移的几 何同构关系，若是几何同构关系，将几何同构的子区域置于同一个同构列表 中。

可选地，将各子区域内的相对坐标顺序排列，以形成子区域内图形的几 何数据的步骤包括：