[发明专利]形成沟槽隔离物的方法、半导体组件的制造方法

说明书

技术领域

本发明系有关于一种半导体集成电路的制作方法，特别是有关于一种于半导体组件中形成浅沟槽隔离物的方法。

背景技术

先进的集成电路是由数以百万计的组件所组成，例如形成于半导体基底中的晶体管和电容器。各独立的组件是通过各种的隔离技术(例如局部氧化层(LOCOS)、凹槽式局部氧化层(recessed LOCOS)和沟槽隔离)与其它组件隔离。

局部氧化层(LOCOS)隔离技术是最常用来隔离金氧半导体组件d技术。图1显示了一般的局部氧化层(LOCOS)隔离。在局部氧化层(LOCOS)隔离制程中，氮化硅罩幕106和垫氧化层104是用来选择性的成长硅基底102中的隔离区108(即场氧化区)。然而，局部氧化层(LOCOS)隔离技术具有以下问题：氧化步骤消耗相当数量邻接隔离区108的硅。此现象称为鸟嘴120。鸟嘴120的优点是其帮助减少相邻晶体管的漏电流(I_off)。然而，产生鸟嘴120具有以下问题：隔离区108的尺寸增加，因此减少可用作主动区的硅(即减少组件密度)。局部氧化层(LOCOS)隔离技术的另一缺点为：大约45％的隔离区108是成长在硅基底102上的，从而导致不平坦的轮廓，进而对后续的制程步骤(微影制程)造成负面的影响。根据上述理由，局部氧化层(LOCOS)隔离技术不适合用作制作先进超大尺寸集成电路(ultra large scale integrated circuit)。

凹槽式局部氧化层(LOCOS)隔离技术类似于局部氧化层(LOCOS)隔离技术，两者的差异在于凹槽式局部氧化层隔离技术在氧化步骤之前，蚀刻硅基底形成凹槽。然后进行氧化步骤，在蚀刻的区域形成氧化物，由此形成相对平坦的隔离区。然而，凹槽式局部氧化层(LOCOS)隔离技术由于会形成鸟嘴，仍会有一些程度的不平坦轮廓和侧向侵蚀的问题。

沟槽隔离技术是目前广受注目的隔离技术。在沟槽隔离制程中，首先，如图2所示，使用硬式罩幕层204作为罩幕，蚀刻硅基底202形成沟槽或凹槽。接着在基底202上方沉积氧化层206且填满沟槽。对沉积的氧化层206进行回蚀刻制程，以形成大体上和硅基底202共面的隔离结构。

沟槽隔离制程相较于局部氧化层(LOCOS)隔离技术为较佳的制程，理由是其所需的基底区域较少，且因此可形成高密度集成电路。此外，浅沟槽隔离制程一般可产生平坦的轮廓，而改进后续的制程步骤(例如微影制程)。

为了提供良好的隔离能力，沟槽隔离一般填入例如氧化硅的隔离物，氧化硅可以下列方法形成：化学气相沉积法、溅镀法或旋转涂布沉积制程(spin-on deposition process)，均匀的沉积旋转涂布绝缘物(spin-on insulator，SOI)或旋转涂布介电物(spin-on dielectrics，SOD)。旋转涂布介电物材料(通常在反应后以氧化硅的形式存在)相较于沉积制程在形成绝缘材料上具有较低的风险。旋转涂布介电物(SOD)技术使用高温氧化制程反应形成氧化硅。然而，旋转涂布介电物(SOD)技术填入制程需要氮化硅衬层和氧化硅衬层，因此，包括以上两衬层的旋转涂布介电物(SOD)填入制程无法用于宽度小于15nm的沟槽隔离制程。根据上述，需要新颖的沟槽隔离技术。

发明内容

根据上述，本发明提供一种形成沟槽隔离物的方法，包括提供基底，包括沟槽；在沟槽中形成多晶硅层；及对基底进行处理制程，使多晶硅层转换成隔离层，且调整处理制程使沟槽相对侧壁的隔离层扩大至彼此接触，使隔离层填满沟槽。

本发明提供一种半导体组件的制造方法，包括：提供基底，包括沟槽；在沟槽中形成多晶硅层；对基底进行氧化制程，使多晶硅层转换成氧化硅层，且调整氧化制程使沟槽相对侧壁的氧化硅层扩大至彼此接触，使氧化硅层填满沟槽；及移除沟槽外的氧化硅层。

为让本发明的特征能更明显易懂，下文特举实施例，并配合所附图式作详细说明。

附图说明

图1显示了一般的局部氧化层(LOCOS)隔离物；

图2显示了一般的浅沟槽隔离物；

图3A～图3B显示了形成沟槽隔离物的方法；

图4A～图4D显示了根据本发明一实施例的形成沟槽隔离物的方法。

主要组件符号说明

具体实施方式