[发明专利]记忆体及其制作方法

说明书

技术领域

本发明涉及一种记忆体及其制作方法，特别是涉及一种具有较高记忆密度(memory density)的记忆体及其制作方法。

背景技术

非挥发性记忆体由于具有存入的资料在断电后也不会消失的优点，因此许多电器产品中必须具备此类记忆体，以维持电器产品开机时的正常操作。

随着电子元件的尺寸缩小，由记忆胞阵列构成的记忆体的尺寸也随之缩小。然而，受限于目前微影技术，一般二维的记忆胞阵列在尺寸缩减上(例如缩小相邻记忆胞之间的间距)也受到限制。此外，由于记忆胞的尺寸缩小，也造成了记忆密度的降低。

为了增加记忆体的资料储存能力，三维的记忆胞阵列已受到业界的高度关注。然而，对于目前的三维记忆胞阵列工艺来说，其具有较高的复杂度，且在尺寸的缩减上仍受到现有微影技术的限制。

由此可见，上述现有的记忆体及其制作方法在产品结构、制造方法与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品及方法又没有适切的结构及方法能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新的记忆体及其制作方法，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。

发明内容

本发明的目的在于，克服现有的记忆体的制作方法存在的缺陷，而提供一种新的记忆体的制作方法，所要解决的技术问题是使其可以制作出具有较高记忆密度的记忆体，非常适于实用。

本发明的另一目的在于，克服现有的记忆体存在的缺陷，而提供一种新的记忆体，所要解决的技术问题是使其具有较高记忆密度，从而更加适于实用。

本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种记忆体的制作方法，此方法是先在基底上形成多条在第一方向延伸的堆叠结构。每一堆叠结构包括多个第一绝缘层与多个第二绝缘层。这些第一绝缘层堆叠于基底上，且第二绝缘层分别位于相邻的第一绝缘层之间。然后，在每一堆叠结构中形成多条在第一方向延伸的沟槽。这些沟槽位于每一第二绝缘层的相对二侧。接着，在沟槽中填入第一导体层。之后，在这些堆叠结构上形成多条在第二方向延伸的电荷储存结构以及在每一电荷储存结构上形成第二导体层。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的记忆体的制作方法，其中所述的第一绝缘层的蚀刻速率例如小于第二绝缘层的蚀刻速率。

前述的记忆体的制作方法，其中所述的第一绝缘层的材料例如为氧化物、氮化物或氮氧化物。

前述的记忆体的制作方法，其中所述的第二绝缘层的材料例如为氧化物、氮化物或氮氧化物。

前述的记忆体的制作方法，其中所述的沟槽的形成方法例如是进行等向性蚀刻工艺，以移除每一第二绝缘层的一部分。

前述的记忆体的制作方法，其中所述的堆叠结构的形成方法例如是先在基底上形成第一绝缘材料层与第二绝缘材料层，且最上层为第一绝缘材料层。然后，在最上层的第一绝缘材料层上形成多条在第一方向延伸的罩幕层。之后，以罩幕层为罩幕，移除部分第一绝缘材料层与第二绝缘材料层。

前述的记忆体的制作方法，其中所述的第一导体层的形成方法例如是先在基底上形成导体材料层。导体材料层覆盖堆叠结构，且填入沟槽中。之后，进行非等向性蚀刻工艺，移除沟槽外的导体材料层。

前述的记忆体的制作方法，其中所述的电荷储存结构与第二导体层的形成方法例如是先在基底上形成覆盖堆叠结构的电荷储存材料层。然后，在电荷储存材料层上形成导体材料层。接着，在导体材料层上形成多条在第二方向延伸的罩幕层。之后，以罩幕层为罩幕，移除部分导体材料层与部分电荷储存材料层。

本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种记忆体，其包括多条堆叠结构、多条电荷储存结构以及多条字元线。堆叠结构配置于基底上，且在第一方向延伸。每一堆叠结构包括多个第一绝缘层、多个第二绝缘层以及多条位元线。这些第一绝缘层堆叠于基底上。第二绝缘层分别配置于相邻的第一绝缘层之间。位元线配置于每一第二绝缘层的相对二侧。电荷储存结构配置于基底上，且在第二方向上延伸并覆盖堆叠结构。字元线配置于电荷储存结构上。

本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。

前述的记忆体，其中所述的第一绝缘层的材料例如与第二绝缘层的材料不同。

前述的记忆体，其中所述的第一绝缘层的材料例如为氧化物、氮化物或氮氧化物。