[发明专利]具有通触点的半导体器件及相关的制造方法

权利要求书

1.一种制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，所述方法包含：

形成覆盖所述的掺杂区域的第一层的电介质材料；

在所述的第一层的电介质材料中形成导电触点，所述导电触点覆盖并电连接所述的掺杂区域；

形成覆盖所述的栅极结构、所述的导电触点、及所述的第一层的电介质材料的第二层的电介质材料；

在覆盖所述的导电触点的所述第二层中形成第一空隙区域；

形成覆盖所述的第二层的第三层的电介质材料；

在所述第三层中形成第二空隙区域，所述第二空隙区域的至少一部分覆盖所述第一空隙区域的至少一部分；以及

在所述的第二空隙区域中形成导电材料，所述的导电材料填补所述的第一空隙区域以接触所述的导电触点。

2.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述的第三层包含在形成所述第一空隙区域后形成所述的第三层。

3.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中所述的第一空隙区域的综合比小于一。

4.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中所述的第二层的厚度小于50nm。

5.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中：

形成所述的第三层的电介质材料包含沉积第一金属互连层的层内电介质；以及

形成所述的导电材料包含在所述的第二空隙区域中沉积所述的第一金属互连层的导电金属材料。

6.如权利要求1所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述的导电材料包含在所述的第二空隙区域中形成铜材料。

7.如权利要求6所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中形成所述的导电触点包含：

移除覆盖所述的掺杂区域的所述的第一层的电介质材料的一部分以形成第三空隙区域；以及

在所述的第三空隙区域中形成第二导电材料。

8.如权利要求7所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，进一步包含在形成所述的第一层的电介质材料前在所述的掺杂区域上形成触点区域，所述的触点区域由所述的第三空隙区域暴露出来，其中形成所述的第二导电材料包含在所述的第三空隙区域中沉积钨材料，所述的钨材料接触所述的触点区域并且在所述的铜材料与所述的触点区域之间提供电连接。

9.如权利要求7所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，进一步包含在形成所述的第二层的电介质材料前平坦化所述的第二导电材料以获得与所述的栅极结构对齐的平面表面，其中平坦化所述的第二导电材料造成所述的导电触点的高度实质上等于所述栅极结构的高度。

10.如权利要求9所述的制造包括覆盖半导体基板的栅极结构及形成在所述的半导体基板中相邻所述的栅极结构的掺杂区域的器件的方法，其中：

形成所述的第二层包含整合沉积覆盖所述的平面表面的氮化物材料；以及

形成所述的第三层包含在形成所述的第一空隙区域后整合沉积覆盖所述的氮化物材料的一层氧化物材料。