[发明专利]半导体封装、基板及基板制造方法

说明书

技术领域

本发明是有关于一种半导体封装、基板及基板制造方法。

背景技术

集成电路(IC)封装技术在电子产业中扮演着重要角色。随着轻质、紧 密性及高效率已成为消费者电子及通信产品的典型要求，芯片封装必须提供 优良电特性、较小总体积及大量I/O埠。芯片封装所使用的基板通常具有多 个金属层，而这些金属层可通过使用线路(traces)及/或通孔(vias)而彼此 电连接。随着芯片封装尺寸的减小，这些用于连接多个金属层的线路及通孔 可变得更小且更紧密间隔，而这会增加集成电路封装制作工艺的成本及复杂 性。因此，需要开发出一种基板，其具有薄型外观，通过较不复杂的制作工 艺来制造，适于大量生产，且可以高生产良率来生产。也需要开发出包含所 述基板的对应封装，以及所述基板及所述对应封装的制造方法。

发明内容

本发明的目的在于提供一种半导体封装，其基板具有较小的体积。

本发明另一目的在于提供一种基板，其具有较小的体积。

本发明再一目的在于提供一种基板制造方法，其能制成具有较小体积的 基板。

为达上述目的，本发明提出一种半导体封装，其包括一基板及一芯片。 基板包括两外层、两防焊层、多个内层及一中图案化导电层。外层分别包括 一外图案化导电层。防焊层分别位于外层的表面上，且各防焊层暴露出各外 图案化导电层的一部分以定义出多个接触垫。内层相互交叠位于两外层的中 间并与其电连接，内层分别具有一内图案化导电层、多个内导电柱、一内介 电层及一中图案化导电层。内导电柱分别位于内图案化导电层上，内介电层 位于内图案化导电层及内导电柱之间且暴露内导电柱的上表面。中图案化导 电层位于多个内层的一上表面，与内层上方的外层连接。芯片电连接至少部 分接触垫。

本发明是有关于一种基板，包括两外层、两防焊层、多个内层及一中图 案化导电层。外层分别包括一外图案化导电层。防焊层分别位于外层的表面 上，且各防焊层暴露出各外图案化导电层的一部分以定义出多个接触垫。内 层相互交叠位于两外层的中间并与其电连接，内层分别具有一内图案化导电 层、多个内导电柱、一内介电层及一中图案化导电层。内导电柱分别位于内 图案化导电层上，内介电层位于内图案化导电层及内导电柱之间且暴露内导 电柱的上表面。中图案化导电层位于多个内层的一上表面，与内层上方的外 层连接。

本发明是有关于一种基板制造方法，包括提供一承载器，具有一上表面， 形成彼此交叠且电连接的多个内层于上表面上。形成各内层包括形成一内图 案化导电层形成多个内导电柱于内图案化导电层上，形成一内介电层于内图 案化导电层与内导电柱之间，及移除内介电层的上表面以暴露出内导电柱的 上表面。接着，形成一中图案化导电层于内层的上表面，再移除承载器，以 暴露出内图案化导电层。分别形成具有一外图案化导电层的一外层于内图案 化导电层及中图案化导电层上，最后分别形成一防焊层于两外层的表面上， 且各防焊层暴露出各外图案化导电层的一部分以定义出多个接触垫。

基于上述，在本发明中，介电层中的导电柱可被用以降低封装尺寸与封 装面积，还可降低成本以及封装制作工艺的复杂度。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合 所附附图作详细说明如下。

附图说明

图1A至图1U为本发明的多个实施例的具有多个介电层的基板制造方 法的剖面示意图；

图2A为本发明的第一实施例的半导体封装结构剖面示意图；

图2B为本发明的第二实施例的半导体封装结构剖面示意图；

图2C为本发明的第三实施例的半导体封装结构剖面示意图。

主要元件符号说明

100、100′、100″：基板封装结构

110：承载器

110a：上表面

110b：下表面

111a、111b、112a、112b：内图案化导电层

113a、113b：中图案化导电层

114、115：外图案化导电层

121a、121b、122a、122b：内导电柱

123、124：外导电柱

123′、124′：半导电柱

131a、131b、132a、132b：内介电层

133、134：外介电层