[发明专利]带应变增强结构的半导体应变MOS器件及制备工艺

说明书

技术领域

本发明属于半导体器件范围，特别涉及一种带有应变增强结构的半导体应变MOS器件及制备工艺。

背景技术

随着集成电路中MOS器件尺寸不断缩小，载流子在MOS器件沟道中的漂移速度逐步达到饱和，无法再进一步地得到提高，这样就限制了器件的开关速度，无法得到更高频率工作的MOS器件。

针对MOS器件所遇到的问题，已经提出了一些提升载流子，特别是空穴载流子迁移率的技术方案，其中采用应变硅材料技术成为一种很好的选择。应变硅材料可分为两种，一种是在整个硅晶圆片的表面都要形成应变层，这被称为是全局应变，另一种是随着制造工艺一步一步地进行，在工艺过程中引入的应变硅，它只涉及晶圆片表面的局部区域，被称为是局部应变。

无论是全局应变还是局部应变，在MOS器件的沟道区中，硅晶格都响应外部应力而伸展或者压缩，因而造成载流子迁移率发生变化，能够进一步提高器件的工作速度，得到性能改善的MOS器件。一般，对于NMOS器件，希望晶格尺寸有所伸长，电子载流子在这样的晶格中，迁移率能够得到提升；而在PMOS器件中，希望晶格尺寸有所压缩，空穴载流子在这样的晶格中，迁移率同样会得到改善。

常见的形成局部应变的方法有两种，一种是在MOS器件的源漏区引入SiGe这样的异质材料，利用SiGe从源漏两端向中央沟道区的压应力作用来使得沟道区中的硅产生一定的形变，即形成应变硅；另一种是在整个器件完成后，在MOS器件栅极之上生长SiN(氮化硅)之类的较大应力的薄膜，这种材料薄膜也称作帽层，通过工艺控制，可以调整应力的性质，使其成为压应力性质的，或者张应力性质的，通过帽层的作用，同样可以在沟道区造成晶格压缩或伸展的应变硅。

对于帽层应变方案来说，器件沟道区是一个重点。该区域既受到上方帽层的应力作用，又受到器件源漏两侧的其他的半导体材料原子的作用，应变是多个相互作用的综合的效应。对此，本发明提出，可以采用特定的工艺步骤，在MOS器件中引入附加的沟槽结构，去阻断或者减弱来自源漏两侧的作用，而令器件的沟道区，主要地，仅受帽层应力的作用，这样就可以排除其他影响，使得应力作用的效果最大化，器件性能的提升最大化。由此，得到一种带有应变增强结构，也就是附加的沟槽结构的应变MOS器件。

发明内容

本发明的目的是提供一种带有应变增强结构的半导体应变MOS器件及制备工艺，在MOS器件中央为沟道区6，两边为源漏浅结区5，与源漏浅结区5相连接的是源漏接触区7；在沟道区6上面依次为栅介质层3及栅电极2，栅介质层3及栅电极2两边为侧墙4，在栅介质层3、栅电极2和侧墙4的外面包裹应变帽层1；其特征在于，在MOS器件源漏接触区7两侧制作开槽结构8，阻断或者减弱来自源漏两侧的对沟道区6的作用，从而使得器件沟道区6只受应变帽层的应力作用，使得应力作用的效果做到最大化，而提升器件的性能。

所述开槽结构8不需要用多晶硅或二氧化硅介质材料填充。

所述开槽结构8制作于MOS器件的源漏接触区的外侧，或制作于与源漏区连线相平行的方向上，或制作成围绕MOS器件四周的封闭、半封闭的槽环；所述开槽结构8既适用于需要压应力的MOS器件，也适用于需要张应力的MOS器件。

所述带有应变增强结构的半导体应变MOS器件制备工艺，其特征在于，具体制作步骤如下：

(1)准备衬底半导体晶圆片，晶圆片采用加工制造或通过购买方式获得；

(2)制作必要的N阱或P阱隔离结构，并在调节沟道区掺杂浓度后，进入常规MOS器件制造环节，生长器件的栅介质层，栅介质层采用二氧化硅或采用氧化铪的高介电常数材料；

(3)生长制作栅电极，栅电极采用多晶材料或采用金属栅材料；

(4)通过光刻和干法刻蚀的方法得到栅结构图形；

(5)对器件的源漏浅结区5注入掺杂，如果是NMOS管，则进行N型掺杂，如果是PMOS管则进行P型掺杂；掺杂及随后的退火激活工艺中需要控制结深值在5-50纳米范围内；

(6)通过薄膜淀积和干法刻蚀，在MOS器件的栅的两侧形成侧墙4；

(7)对器件的源漏接触区7进行掺杂，制作出MOS器件源漏；

(8)淀积应力薄膜层并进行图形化刻蚀，得到应力帽层1；此应力帽层1对于MOS器件的沟道6产生应力作用，造成沟道6发生应变，应力薄膜层则成为应变的半导体的应力帽薄膜；